Lines Matching refs:EVT
80 bool shouldCombineMemoryType(EVT VT) const;
106 static EVT getEquivalentMemType(LLVMContext &Context, EVT VT);
120 std::pair<EVT, EVT> getSplitDestVTs(const EVT &VT, SelectionDAG &DAG) const;
125 const EVT &LoVT, const EVT &HighVT,
160 bool isFAbsFree(EVT VT) const override;
161 bool isFNegFree(EVT VT) const override;
162 bool isTruncateFree(EVT Src, EVT Dest) const override;
166 bool isZExtFree(EVT Src, EVT Dest) const override;
167 bool isZExtFree(SDValue Val, EVT VT2) const override;
174 bool isNarrowingProfitable(EVT VT1, EVT VT2) const override;
176 EVT getTypeForExtReturn(LLVMContext &Context, EVT VT,
182 bool isFPImmLegal(const APFloat &Imm, EVT VT,
184 bool ShouldShrinkFPConstant(EVT VT) const override;
187 EVT ExtVT) const override;
189 bool isLoadBitCastBeneficial(EVT, EVT, const SelectionDAG &DAG,
192 bool storeOfVectorConstantIsCheap(EVT MemVT,
195 bool aggressivelyPreferBuildVectorSources(EVT VecVT) const override;
228 SDValue combineFMinMaxLegacy(const SDLoc &DL, EVT VT, SDValue LHS,
242 bool mergeStoresAfterLegalization(EVT) const override { return false; } in mergeStoresAfterLegalization() argument
287 Register Reg, EVT VT,
292 Register Reg, EVT VT) const { in CreateLiveInRegister()
299 Register Reg, EVT VT) const { in CreateLiveInRegisterRaw()
306 EVT VT,
318 EVT VT, const SDLoc &SL,