Lines Matching refs:BaseReg
183 unsigned BaseReg, int Offset);
1223 Register BaseReg = AArch64InstrInfo::getLdStBaseOp(LoadMI).getReg(); in findMatchingStore() local
1252 BaseReg == AArch64InstrInfo::getLdStBaseOp(MI).getReg() && in findMatchingStore()
1268 if (!ModifiedRegUnits.available(BaseReg)) in findMatchingStore()
1520 Register BaseReg = AArch64InstrInfo::getLdStBaseOp(FirstMI).getReg(); in findMatchingInsn() local
1589 if (BaseReg == MIBaseReg) { in findMatchingInsn()
1675 if (!ModifiedRegUnits.available(BaseReg)) in findMatchingInsn()
1741 if (!ModifiedRegUnits.available(BaseReg)) in findMatchingInsn()
1854 unsigned BaseReg, int Offset) { in isMatchingUpdateInsn() argument
1870 if (MI.getOperand(0).getReg() != BaseReg || in isMatchingUpdateInsn()
1871 MI.getOperand(1).getReg() != BaseReg) in isMatchingUpdateInsn()
1910 Register BaseReg = AArch64InstrInfo::getLdStBaseOp(MemMI).getReg(); in findMatchingUpdateInsnForward() local
1930 if (DestReg == BaseReg || TRI->isSubRegister(BaseReg, DestReg)) in findMatchingUpdateInsnForward()
1944 const bool BaseRegSP = BaseReg == AArch64::SP; in findMatchingUpdateInsnForward()
1962 if (isMatchingUpdateInsn(*I, MI, BaseReg, UnscaledOffset)) in findMatchingUpdateInsnForward()
1972 if (!ModifiedRegUnits.available(BaseReg) || in findMatchingUpdateInsnForward()
1973 !UsedRegUnits.available(BaseReg) || in findMatchingUpdateInsnForward()
1988 Register BaseReg = AArch64InstrInfo::getLdStBaseOp(MemMI).getReg(); in findMatchingUpdateInsnBackward() local
2001 if (DestReg == BaseReg || TRI->isSubRegister(BaseReg, DestReg)) in findMatchingUpdateInsnBackward()
2006 const bool BaseRegSP = BaseReg == AArch64::SP; in findMatchingUpdateInsnBackward()
2034 if (isMatchingUpdateInsn(*I, MI, BaseReg, Offset)) { in findMatchingUpdateInsnBackward()
2047 if (!ModifiedRegUnits.available(BaseReg) || in findMatchingUpdateInsnBackward()
2048 !UsedRegUnits.available(BaseReg)) in findMatchingUpdateInsnBackward()