Lines Matching refs:MUSB2_REG_INDEXED_CSR
91 #define MUSB2_REG_INDEXED_CSR 0x0010 /* EP control status register offset */ macro
93 #define MUSB2_REG_TXMAXP (0x0000 + MUSB2_REG_INDEXED_CSR)
94 #define MUSB2_REG_RXMAXP (0x0004 + MUSB2_REG_INDEXED_CSR)
98 #define MUSB2_REG_TXCSRL (0x0002 + MUSB2_REG_INDEXED_CSR)
131 #define MUSB2_REG_TXCSRH (0x0003 + MUSB2_REG_INDEXED_CSR)
147 #define MUSB2_REG_RXCSRL (0x0006 + MUSB2_REG_INDEXED_CSR)
161 #define MUSB2_REG_RXCSRH (0x0007 + MUSB2_REG_INDEXED_CSR)
172 #define MUSB2_REG_RXCOUNT (0x0008 + MUSB2_REG_INDEXED_CSR)
175 #define MUSB2_REG_TXTI (0x000A + MUSB2_REG_INDEXED_CSR)
176 #define MUSB2_REG_RXTI (0x000C + MUSB2_REG_INDEXED_CSR)
189 #define MUSB2_REG_TXNAKLIMIT (0x000B /* EPN=0 */ + MUSB2_REG_INDEXED_CSR)
190 #define MUSB2_REG_RXNAKLIMIT (0x000D /* EPN=0 */ + MUSB2_REG_INDEXED_CSR)
193 #define MUSB2_REG_FSIZE (0x000F + MUSB2_REG_INDEXED_CSR)
199 #define MUSB2_REG_CONFDATA (0x000F + MUSB2_REG_INDEXED_CSR) /* EPN=0 */