189 	CSR_WRITE_2(sc, reg, CSR_READ_2(sc, reg) | (x))
192 	CSR_WRITE_2(sc, reg, CSR_READ_2(sc, reg) & ~(x))
281 		cfg = CSR_READ_2(sc, STE_MACCTL0);  in ste_miibus_statchg()
366 		if (CSR_READ_2(sc, STE_EEPROM_CTL) & STE_EECTL_BUSY)  in ste_eeprom_wait()
397 		*dest = le16toh(CSR_READ_2(sc, STE_EEPROM_DATA));  in ste_read_eeprom()
489 		status = CSR_READ_2(sc, STE_ISR_ACK);  in ste_poll_locked()
521 	status = CSR_READ_2(sc, STE_ISR_ACK);  in ste_intr()
687 		txstat = CSR_READ_2(sc, STE_TX_STATUS);  in ste_txeoc()
811 	CSR_READ_2(sc, STE_STAT_RX_OCTETS_LO);  in ste_stats_clear()
812 	CSR_READ_2(sc, STE_STAT_RX_OCTETS_HI);  in ste_stats_clear()
813 	CSR_READ_2(sc, STE_STAT_RX_FRAMES);  in ste_stats_clear()
818 	CSR_READ_2(sc, STE_STAT_TX_OCTETS_LO);  in ste_stats_clear()
819 	CSR_READ_2(sc, STE_STAT_TX_OCTETS_HI);  in ste_stats_clear()
820 	CSR_READ_2(sc, STE_STAT_TX_FRAMES);  in ste_stats_clear()
844 	val = (uint32_t)CSR_READ_2(sc, STE_STAT_RX_OCTETS_LO) |  in ste_stats_update()
845 	    ((uint32_t)CSR_READ_2(sc, STE_STAT_RX_OCTETS_HI)) << 16;  in ste_stats_update()
848 	stats->rx_frames += CSR_READ_2(sc, STE_STAT_RX_FRAMES);  in ste_stats_update()
853 	val = (uint32_t)CSR_READ_2(sc, STE_STAT_TX_OCTETS_LO) |  in ste_stats_update()
854 	    ((uint32_t)CSR_READ_2(sc, STE_STAT_TX_OCTETS_HI)) << 16;  in ste_stats_update()
857 	stats->tx_frames += CSR_READ_2(sc, STE_STAT_TX_FRAMES);  in ste_stats_update()
1641 	val = CSR_READ_2(sc, STE_MACCTL1);  in ste_stop()
1647 		if ((CSR_READ_2(sc, STE_MACCTL1) & (STE_MACCTL1_TX_DISABLE |  in ste_stop()
1654 	CSR_READ_2(sc, STE_ISR_ACK);  in ste_stop()
1719 		mac = CSR_READ_2(sc, STE_MACCTL1);  in ste_restart_tx()
1722 		mac = CSR_READ_2(sc, STE_MACCTL1);  in ste_restart_tx()