2181   MVT PartVT = TargetLowering::getRegisterTypeForCallingConv(Context, CC, VT);  in getRegisterTypeForCallingConv()  local
2183   if (RV64LegalI32 && Subtarget.is64Bit() && PartVT == MVT::i32)  in getRegisterTypeForCallingConv()
2186   return PartVT;  in getRegisterTypeForCallingConv()
18448         EVT PartVT = PartValue.getValueType();  in LowerCall()  local
18449         if (PartVT.isScalableVector())  in LowerCall()
18451         StoredSize += PartVT.getStoreSize();  in LowerCall()
18452         StackAlign = std::max(StackAlign, getPrefTypeAlign(PartVT, DAG));  in LowerCall()
19844     unsigned NumParts, MVT PartVT, std::optional<CallingConv::ID> CC) const {  in splitValueIntoRegisterParts()  argument
19848       PartVT == MVT::f32) {  in splitValueIntoRegisterParts()
19860   if (ValueVT.isScalableVector() && PartVT.isScalableVector()) {  in splitValueIntoRegisterParts()
19863     EVT PartEltVT = PartVT.getVectorElementType();  in splitValueIntoRegisterParts()
19865     unsigned PartVTBitSize = PartVT.getSizeInBits().getKnownMinValue();  in splitValueIntoRegisterParts()
19884         Val = DAG.getNode(ISD::BITCAST, DL, PartVT, Val);  in splitValueIntoRegisterParts()
19887             DAG.getNode(ISD::INSERT_SUBVECTOR, DL, PartVT, DAG.getUNDEF(PartVT),  in splitValueIntoRegisterParts()
19899     MVT PartVT, EVT ValueVT, std::optional<CallingConv::ID> CC) const {  in joinRegisterPartsIntoValue()  argument
19902       PartVT == MVT::f32) {  in joinRegisterPartsIntoValue()
19912   if (ValueVT.isScalableVector() && PartVT.isScalableVector()) {  in joinRegisterPartsIntoValue()
19916     EVT PartEltVT = PartVT.getVectorElementType();  in joinRegisterPartsIntoValue()
19918     unsigned PartVTBitSize = PartVT.getSizeInBits().getKnownMinValue();  in joinRegisterPartsIntoValue()