Lines Matching refs:BaseReg
183 unsigned BaseReg, int Offset);
1297 Register BaseReg = AArch64InstrInfo::getLdStBaseOp(LoadMI).getReg(); in findMatchingStore() local
1326 BaseReg == AArch64InstrInfo::getLdStBaseOp(MI).getReg() && in findMatchingStore()
1342 if (!ModifiedRegUnits.available(BaseReg)) in findMatchingStore()
1692 Register BaseReg = AArch64InstrInfo::getLdStBaseOp(FirstMI).getReg(); in findMatchingInsn() local
1763 if (BaseReg == MIBaseReg) { in findMatchingInsn()
1843 if (!ModifiedRegUnits.available(BaseReg)) in findMatchingInsn()
1938 if (!ModifiedRegUnits.available(BaseReg)) { in findMatchingInsn()
2053 unsigned BaseReg, int Offset) { in isMatchingUpdateInsn() argument
2069 if (MI.getOperand(0).getReg() != BaseReg || in isMatchingUpdateInsn()
2070 MI.getOperand(1).getReg() != BaseReg) in isMatchingUpdateInsn()
2104 Register BaseReg = AArch64InstrInfo::getLdStBaseOp(MemMI).getReg(); in findMatchingUpdateInsnForward() local
2124 if (DestReg == BaseReg || TRI->isSubRegister(BaseReg, DestReg)) in findMatchingUpdateInsnForward()
2138 const bool BaseRegSP = BaseReg == AArch64::SP; in findMatchingUpdateInsnForward()
2156 if (isMatchingUpdateInsn(*I, MI, BaseReg, UnscaledOffset)) in findMatchingUpdateInsnForward()
2166 if (!ModifiedRegUnits.available(BaseReg) || in findMatchingUpdateInsnForward()
2167 !UsedRegUnits.available(BaseReg) || in findMatchingUpdateInsnForward()
2182 Register BaseReg = AArch64InstrInfo::getLdStBaseOp(MemMI).getReg(); in findMatchingUpdateInsnBackward() local
2195 if (DestReg == BaseReg || TRI->isSubRegister(BaseReg, DestReg)) in findMatchingUpdateInsnBackward()
2200 const bool BaseRegSP = BaseReg == AArch64::SP; in findMatchingUpdateInsnBackward()
2228 if (isMatchingUpdateInsn(*I, MI, BaseReg, Offset)) { in findMatchingUpdateInsnBackward()
2241 if (!ModifiedRegUnits.available(BaseReg) || in findMatchingUpdateInsnBackward()
2242 !UsedRegUnits.available(BaseReg)) in findMatchingUpdateInsnBackward()