Lines Matching refs:MUSB2_REG_INDEXED_CSR
92 #define MUSB2_REG_INDEXED_CSR 0x0010 /* EP control status register offset */ macro
94 #define MUSB2_REG_TXMAXP (0x0000 + MUSB2_REG_INDEXED_CSR)
95 #define MUSB2_REG_RXMAXP (0x0004 + MUSB2_REG_INDEXED_CSR)
99 #define MUSB2_REG_TXCSRL (0x0002 + MUSB2_REG_INDEXED_CSR)
132 #define MUSB2_REG_TXCSRH (0x0003 + MUSB2_REG_INDEXED_CSR)
148 #define MUSB2_REG_RXCSRL (0x0006 + MUSB2_REG_INDEXED_CSR)
162 #define MUSB2_REG_RXCSRH (0x0007 + MUSB2_REG_INDEXED_CSR)
173 #define MUSB2_REG_RXCOUNT (0x0008 + MUSB2_REG_INDEXED_CSR)
176 #define MUSB2_REG_TXTI (0x000A + MUSB2_REG_INDEXED_CSR)
177 #define MUSB2_REG_RXTI (0x000C + MUSB2_REG_INDEXED_CSR)
190 #define MUSB2_REG_TXNAKLIMIT (0x000B /* EPN=0 */ + MUSB2_REG_INDEXED_CSR)
191 #define MUSB2_REG_RXNAKLIMIT (0x000D /* EPN=0 */ + MUSB2_REG_INDEXED_CSR)
194 #define MUSB2_REG_FSIZE (0x000F + MUSB2_REG_INDEXED_CSR)
200 #define MUSB2_REG_CONFDATA (0x000F + MUSB2_REG_INDEXED_CSR) /* EPN=0 */