193 	CSR_WRITE_2(sc, reg, CSR_READ_2(sc, reg) | (x))
196 	CSR_WRITE_2(sc, reg, CSR_READ_2(sc, reg) & ~(x))
285 		cfg = CSR_READ_2(sc, STE_MACCTL0);  in ste_miibus_statchg()
370 		if (CSR_READ_2(sc, STE_EEPROM_CTL) & STE_EECTL_BUSY)  in ste_eeprom_wait()
401 		*dest = le16toh(CSR_READ_2(sc, STE_EEPROM_DATA));  in ste_read_eeprom()
493 		status = CSR_READ_2(sc, STE_ISR_ACK);  in ste_poll_locked()
525 	status = CSR_READ_2(sc, STE_ISR_ACK);  in ste_intr()
691 		txstat = CSR_READ_2(sc, STE_TX_STATUS);  in ste_txeoc()
815 	CSR_READ_2(sc, STE_STAT_RX_OCTETS_LO);  in ste_stats_clear()
816 	CSR_READ_2(sc, STE_STAT_RX_OCTETS_HI);  in ste_stats_clear()
817 	CSR_READ_2(sc, STE_STAT_RX_FRAMES);  in ste_stats_clear()
822 	CSR_READ_2(sc, STE_STAT_TX_OCTETS_LO);  in ste_stats_clear()
823 	CSR_READ_2(sc, STE_STAT_TX_OCTETS_HI);  in ste_stats_clear()
824 	CSR_READ_2(sc, STE_STAT_TX_FRAMES);  in ste_stats_clear()
848 	val = (uint32_t)CSR_READ_2(sc, STE_STAT_RX_OCTETS_LO) |  in ste_stats_update()
849 	    ((uint32_t)CSR_READ_2(sc, STE_STAT_RX_OCTETS_HI)) << 16;  in ste_stats_update()
852 	stats->rx_frames += CSR_READ_2(sc, STE_STAT_RX_FRAMES);  in ste_stats_update()
857 	val = (uint32_t)CSR_READ_2(sc, STE_STAT_TX_OCTETS_LO) |  in ste_stats_update()
858 	    ((uint32_t)CSR_READ_2(sc, STE_STAT_TX_OCTETS_HI)) << 16;  in ste_stats_update()
861 	stats->tx_frames += CSR_READ_2(sc, STE_STAT_TX_FRAMES);  in ste_stats_update()
1651 	val = CSR_READ_2(sc, STE_MACCTL1);  in ste_stop()
1657 		if ((CSR_READ_2(sc, STE_MACCTL1) & (STE_MACCTL1_TX_DISABLE |  in ste_stop()
1664 	CSR_READ_2(sc, STE_ISR_ACK);  in ste_stop()
1729 		mac = CSR_READ_2(sc, STE_MACCTL1);  in ste_restart_tx()
1732 		mac = CSR_READ_2(sc, STE_MACCTL1);  in ste_restart_tx()