36     return Mips::CPU16RegsRegClass;  in getGlobalBaseRegClass()
39     return Mips::GPRMM16RegClass;  in getGlobalBaseRegClass()
42     return Mips::GPR64RegClass;  in getGlobalBaseRegClass()
44   return Mips::GPR32RegClass;  in getGlobalBaseRegClass()
74   RC = (ABI.IsN64()) ? &Mips::GPR64RegClass : &Mips::GPR32RegClass;  in initGlobalBaseReg()
80     MF.getRegInfo().addLiveIn(Mips::T9_64);  in initGlobalBaseReg()
81     MBB.addLiveIn(Mips::T9_64);  in initGlobalBaseReg()
87     BuildMI(MBB, I, DL, TII.get(Mips::LUi64), V0)  in initGlobalBaseReg()
89     BuildMI(MBB, I, DL, TII.get(Mips::DADDu), V1).addReg(V0)  in initGlobalBaseReg()
90         .addReg(Mips::T9_64);  in initGlobalBaseReg()
91     BuildMI(MBB, I, DL, TII.get(Mips::DADDiu), GlobalBaseReg).addReg(V1)  in initGlobalBaseReg()
101     BuildMI(MBB, I, DL, TII.get(Mips::LUi), V0)  in initGlobalBaseReg()
103     BuildMI(MBB, I, DL, TII.get(Mips::ADDiu), GlobalBaseReg).addReg(V0)  in initGlobalBaseReg()
108   MF.getRegInfo().addLiveIn(Mips::T9);  in initGlobalBaseReg()
109   MBB.addLiveIn(Mips::T9);  in initGlobalBaseReg()
116     BuildMI(MBB, I, DL, TII.get(Mips::LUi), V0)  in initGlobalBaseReg()
118     BuildMI(MBB, I, DL, TII.get(Mips::ADDu), V1).addReg(V0).addReg(Mips::T9);  in initGlobalBaseReg()
119     BuildMI(MBB, I, DL, TII.get(Mips::ADDiu), GlobalBaseReg).addReg(V1)  in initGlobalBaseReg()
143   MF.getRegInfo().addLiveIn(Mips::V0);  in initGlobalBaseReg()
144   MBB.addLiveIn(Mips::V0);  in initGlobalBaseReg()
145   BuildMI(MBB, I, DL, TII.get(Mips::ADDu), GlobalBaseReg)  in initGlobalBaseReg()
146       .addReg(Mips::V0).addReg(Mips::T9);  in initGlobalBaseReg()
154             ? Mips::GPR64RegClass  in createEhDataRegsFI()
155             : Mips::GPR32RegClass;  in createEhDataRegsFI()
167   const TargetRegisterClass &RC = Mips::GPR32RegClass;  in createISRRegFI()