Lines Matching refs:D3
534 unsigned &D1, unsigned &D2, unsigned &D3) { in GetDSubRegs() argument
539 D3 = TRI->getSubReg(Reg, ARM::dsub_3); in GetDSubRegs()
544 D3 = TRI->getSubReg(Reg, ARM::dsub_7); in GetDSubRegs()
549 D3 = TRI->getSubReg(Reg, ARM::dsub_6); in GetDSubRegs()
554 D3 = TRI->getSubReg(Reg, ARM::dsub_6); in GetDSubRegs()
560 D3 = TRI->getSubReg(Reg, ARM::dsub_7); in GetDSubRegs()
606 unsigned D0, D1, D2, D3; in ExpandVLD() local
607 GetDSubRegs(DstReg, RegSpc, TRI, D0, D1, D2, D3); in ExpandVLD()
614 MIB.addReg(D3, RegState::Define | getDeadRegState(DstIsDead)); in ExpandVLD()
735 unsigned D0, D1, D2, D3; in ExpandVST() local
736 GetDSubRegs(SrcReg, RegSpc, TRI, D0, D1, D2, D3); in ExpandVST()
743 MIB.addReg(D3, getUndefRegState(SrcIsUndef)); in ExpandVST()
789 unsigned D0 = 0, D1 = 0, D2 = 0, D3 = 0; in ExpandLaneOp() local
795 GetDSubRegs(DstReg, RegSpc, TRI, D0, D1, D2, D3); in ExpandLaneOp()
802 MIB.addReg(D3, RegState::Define | getDeadRegState(DstIsDead)); in ExpandLaneOp()
818 GetDSubRegs(MO.getReg(), RegSpc, TRI, D0, D1, D2, D3); in ExpandLaneOp()
829 MIB.addReg(D3, SrcFlags); in ExpandLaneOp()
871 unsigned D0, D1, D2, D3; in ExpandVTBL() local
872 GetDSubRegs(SrcReg, SingleSpc, TRI, D0, D1, D2, D3); in ExpandVTBL()