Lines Matching refs:IsStore
949 bool IsStore = MI->mayStore(); in spillVGPRtoAGPR() local
953 unsigned Dst = IsStore ? Reg : ValueReg; in spillVGPRtoAGPR()
954 unsigned Src = IsStore ? ValueReg : Reg; in spillVGPRtoAGPR()
955 unsigned Opc = (IsStore ^ TRI->isVGPR(MRI, Reg)) ? AMDGPU::V_ACCVGPR_WRITE_B32_e64 in spillVGPRtoAGPR()
974 bool IsStore = MI->mayStore(); in buildMUBUFOffsetLoadStore() local
977 int LoadStoreOp = IsStore ? in buildMUBUFOffsetLoadStore()
1007 bool IsStore = TII->get(LoadStoreOp).mayStore(); in getFlatScratchSpillOpcode() local
1014 LoadStoreOp = IsStore ? AMDGPU::SCRATCH_STORE_DWORD_SADDR in getFlatScratchSpillOpcode()
1018 LoadStoreOp = IsStore ? AMDGPU::SCRATCH_STORE_DWORDX2_SADDR in getFlatScratchSpillOpcode()
1022 LoadStoreOp = IsStore ? AMDGPU::SCRATCH_STORE_DWORDX3_SADDR in getFlatScratchSpillOpcode()
1026 LoadStoreOp = IsStore ? AMDGPU::SCRATCH_STORE_DWORDX4_SADDR in getFlatScratchSpillOpcode()
1053 bool IsStore = Desc->mayStore(); in buildSpillLoadStore() local
1168 unsigned SrcDstRegState = getDefRegState(!IsStore); in buildSpillLoadStore()
1177 bool NeedSuperRegDef = e > 1 && IsStore && i == 0; in buildSpillLoadStore()
1190 if (NeedSuperRegDef || (IsSubReg && IsStore && Lane == 0)) { in buildSpillLoadStore()
1232 if (IsStore) { in buildSpillLoadStore()
1250 .addReg(SubReg, getDefRegState(!IsStore) | getKillRegState(IsKill)); in buildSpillLoadStore()
1270 if (!IsStore && TmpReg != AMDGPU::NoRegister) { in buildSpillLoadStore()