314     Register LaneVGPR;  in allocateSGPRSpillToVGPR()  local
325       LaneVGPR = FuncInfo->VGPRReservedForSGPRSpill;  in allocateSGPRSpillToVGPR()
327       LaneVGPR = TRI->findUnusedRegister(MRI, &AMDGPU::VGPR_32RegClass, MF);  in allocateSGPRSpillToVGPR()
328       if (LaneVGPR == AMDGPU::NoRegister) {  in allocateSGPRSpillToVGPR()
350       SpillVGPRs.push_back(SGPRSpillVGPR(LaneVGPR, SpillFI));  in allocateSGPRSpillToVGPR()
355         BB.addLiveIn(LaneVGPR);  in allocateSGPRSpillToVGPR()
357       LaneVGPR = SpillVGPRs.back().VGPR;  in allocateSGPRSpillToVGPR()
360     SpillLanes.push_back(SpilledReg(LaneVGPR, VGPRIndex));  in allocateSGPRSpillToVGPR()
372   Register LaneVGPR = TRI->findUnusedRegister(  in reserveVGPRforSGPRSpills()  local
374   if (LaneVGPR == Register())  in reserveVGPRforSGPRSpills()
376   SpillVGPRs.push_back(SGPRSpillVGPR(LaneVGPR, None));  in reserveVGPRforSGPRSpills()
377   FuncInfo->VGPRReservedForSGPRSpill = LaneVGPR;  in reserveVGPRforSGPRSpills()