52 class AMDGPUOperand : public MCParsedAsmOperand {  class
64   AMDGPUOperand(KindTy Kind_, const AMDGPUAsmParser *AsmParser_)  in AMDGPUOperand()  function in __anond6d823d00111::AMDGPUOperand
67   using Ptr = std::unique_ptr<AMDGPUOperand>;
103     friend raw_ostream &operator <<(raw_ostream &OS, AMDGPUOperand::Modifiers Mods);
1060   static AMDGPUOperand::Ptr CreateImm(const AMDGPUAsmParser *AsmParser,  in CreateImm()
1064     auto Op = std::make_unique<AMDGPUOperand>(Immediate, AsmParser);  in CreateImm()
1075   static AMDGPUOperand::Ptr CreateToken(const AMDGPUAsmParser *AsmParser,  in CreateToken()
1078     auto Res = std::make_unique<AMDGPUOperand>(Token, AsmParser);  in CreateToken()
1086   static AMDGPUOperand::Ptr CreateReg(const AMDGPUAsmParser *AsmParser,  in CreateReg()
1089     auto Op = std::make_unique<AMDGPUOperand>(Register, AsmParser);  in CreateReg()
1097   static AMDGPUOperand::Ptr CreateExpr(const AMDGPUAsmParser *AsmParser,  in CreateExpr()
1099     auto Op = std::make_unique<AMDGPUOperand>(Expression, AsmParser);  in CreateExpr()
1107 raw_ostream &operator <<(raw_ostream &OS, AMDGPUOperand::Modifiers Mods) {  in operator <<()
1273   using OptionalImmIndexMap = std::map<AMDGPUOperand::ImmTy, unsigned>;
1420   std::unique_ptr<AMDGPUOperand> parseRegister(bool RestoreOnFailure = false);
1445                      AMDGPUOperand::ImmTy ImmTy = AMDGPUOperand::ImmTyNone,
1451                               AMDGPUOperand::ImmTy ImmTy = AMDGPUOperand::ImmTyNone,
1456                 AMDGPUOperand::ImmTy ImmTy = AMDGPUOperand::ImmTyNone);
1520   SMLoc getOperandLoc(std::function<bool(const AMDGPUOperand&)> Test,
1522   SMLoc getImmLoc(AMDGPUOperand::ImmTy Type, const OperandVector &Operands) const;
1626   AMDGPUOperand::Ptr defaultCPol() const;
1628   AMDGPUOperand::Ptr defaultSMRDOffset8() const;
1629   AMDGPUOperand::Ptr defaultSMEMOffset() const;
1630   AMDGPUOperand::Ptr defaultSMRDLiteralOffset() const;
1631   AMDGPUOperand::Ptr defaultFlatOffset() const;
1659   AMDGPUOperand::Ptr defaultRowMask() const;
1660   AMDGPUOperand::Ptr defaultBankMask() const;
1661   AMDGPUOperand::Ptr defaultBoundCtrl() const;
1662   AMDGPUOperand::Ptr defaultFI() const;
1667                                     AMDGPUOperand::ImmTy Type);
1679   AMDGPUOperand::Ptr defaultBLGP() const;
1680   AMDGPUOperand::Ptr defaultCBSZ() const;
1681   AMDGPUOperand::Ptr defaultABID() const;
1684   AMDGPUOperand::Ptr defaultEndpgmImmOperands() const;
1689   AMDGPUOperand::ImmTy Type;
1787 bool AMDGPUOperand::isInlinableImm(MVT type) const {  in isInlinableImm()
1850 bool AMDGPUOperand::isLiteralImm(MVT type) const {  in isLiteralImm()
1898 bool AMDGPUOperand::isRegClass(unsigned RCID) const {  in isRegClass()
1902 bool AMDGPUOperand::isVRegWithInputMods() const {  in isVRegWithInputMods()
1909 bool AMDGPUOperand::isSDWAOperand(MVT type) const {  in isSDWAOperand()
1918 bool AMDGPUOperand::isSDWAFP16Operand() const {  in isSDWAFP16Operand()
1922 bool AMDGPUOperand::isSDWAFP32Operand() const {  in isSDWAFP32Operand()
1926 bool AMDGPUOperand::isSDWAInt16Operand() const {  in isSDWAInt16Operand()
1930 bool AMDGPUOperand::isSDWAInt32Operand() const {  in isSDWAInt32Operand()
1934 bool AMDGPUOperand::isBoolReg() const {  in isBoolReg()
1940 uint64_t AMDGPUOperand::applyInputFPModifiers(uint64_t Val, unsigned Size) const  in applyInputFPModifiers()
1957 void AMDGPUOperand::addImmOperands(MCInst &Inst, unsigned N, bool ApplyModifiers) const {  in addImmOperands()
1970 void AMDGPUOperand::addLiteralImmOperand(MCInst &Inst, int64_t Val, bool ApplyModifiers) const {  in addLiteralImmOperand()
2137 void AMDGPUOperand::addKImmFPOperands(MCInst &Inst, unsigned N) const {  in addKImmFPOperands()
2154 void AMDGPUOperand::addRegOperands(MCInst &Inst, unsigned N) const {  in addRegOperands()
2177 bool AMDGPUOperand::isInlineValue() const {  in isInlineValue()
2716 std::unique_ptr<AMDGPUOperand>
2732   return AMDGPUOperand::CreateReg(this, Reg, StartLoc, EndLoc);  in parseRegister()
2771       AMDGPUOperand::CreateImm(this, RealVal.bitcastToAPInt().getZExtValue(), S,  in parseImm()
2772                                AMDGPUOperand::ImmTyNone, true));  in parseImm()
2798       Operands.push_back(AMDGPUOperand::CreateImm(this, IntVal, S));  in parseImm()
2800       Operands.push_back(AMDGPUOperand::CreateExpr(this, Expr, S));  in parseImm()
2976   AMDGPUOperand::Modifiers Mods;  in parseRegOrImmWithFPInputMods()
2981     AMDGPUOperand &Op = static_cast<AMDGPUOperand &>(*Operands.back());  in parseRegOrImmWithFPInputMods()
3011   AMDGPUOperand::Modifiers Mods;  in parseRegOrImmWithIntInputMods()
3015     AMDGPUOperand &Op = static_cast<AMDGPUOperand &>(*Operands.back());  in parseRegOrImmWithIntInputMods()
3039     Operands.push_back(AMDGPUOperand::CreateImm(this, 0, Loc,  in parseVReg32OrOff()
3040                                                 AMDGPUOperand::ImmTyOff, false));  in parseVReg32OrOff()
3047   std::unique_ptr<AMDGPUOperand> Reg = parseRegister();  in parseVReg32OrOff()
3820     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in getFlatOffsetLoc()
3868     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in getSMEMOffsetLoc()
3968       SMLoc S = getImmLoc(AMDGPUOperand::ImmTyDppCtrl, Operands);  in validateDPP()
4165     SMLoc S = getImmLoc(AMDGPUOperand::ImmTyCPol, Operands);  in validateCoherencyBits()
4182       SMLoc S = getImmLoc(AMDGPUOperand::ImmTyCPol, Operands);  in validateCoherencyBits()
4215     Error(getImmLoc(AMDGPUOperand::ImmTyClampSI, Operands),  in validateInstruction()
4220     Error(getImmLoc(AMDGPUOperand::ImmTyOpSel, Operands),  in validateInstruction()
4229     Error(getImmLoc(AMDGPUOperand::ImmTyD16, Operands),  in validateInstruction()
4238     Error(getImmLoc(AMDGPUOperand::ImmTyDim, Operands),  in validateInstruction()
4253     Error(getImmLoc(AMDGPUOperand::ImmTyDMask, Operands),  in validateInstruction()
4258     Error(getImmLoc(AMDGPUOperand::ImmTyDMask, Operands),  in validateInstruction()
4398   StringRef Mnemo = ((AMDGPUOperand &)*Operands[0]).getToken();  in MatchAndEmitInstruction()
4417       ErrorLoc = ((AMDGPUOperand &)*Operands[ErrorInfo]).getStartLoc();  in MatchAndEmitInstruction()
5341                       AMDGPUOperand::CreateToken(this, "[", LBraceLoc));  in parseOperand()
5342       Operands.push_back(AMDGPUOperand::CreateToken(this, "]", RBraceLoc));  in parseOperand()
5378   Operands.push_back(AMDGPUOperand::CreateToken(this, Name, NameLoc));  in ParseInstruction()
5426                                     AMDGPUOperand::ImmTy ImmTy,  in parseIntWithPrefix()
5439   Operands.push_back(AMDGPUOperand::CreateImm(this, Value, S, ImmTy));  in parseIntWithPrefix()
5446                                              AMDGPUOperand::ImmTy ImmTy,  in parseOperandArrayWithPrefix()
5485   Operands.push_back(AMDGPUOperand::CreateImm(this, Val, S, ImmTy));  in parseOperandArrayWithPrefix()
5491                                AMDGPUOperand::ImmTy ImmTy) {  in parseNamedBit()
5512   if (isGFX9() && ImmTy == AMDGPUOperand::ImmTyA16)  in parseNamedBit()
5513     ImmTy = AMDGPUOperand::ImmTyR128A16;  in parseNamedBit()
5515   Operands.push_back(AMDGPUOperand::CreateImm(this, Bit, S, ImmTy));  in parseNamedBit()
5562     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[I]);  in parseCPol()
5569   Operands.push_back(AMDGPUOperand::CreateImm(this, CPolOn, S,  in parseCPol()
5570                                               AMDGPUOperand::ImmTyCPol));  in parseCPol()
5578   AMDGPUOperand::ImmTy ImmT,  in addOptionalImmOperand()
5583     ((AMDGPUOperand &)*Operands[Idx]).addImmOperands(Inst, 1);  in addOptionalImmOperand()
5822     AMDGPUOperand::CreateImm(this, Format, Loc, AMDGPUOperand::ImmTyFORMAT));  in parseFORMAT()
5846       AMDGPUOperand &Op = static_cast<AMDGPUOperand &>(*Operands[Size - 2]);  in parseFORMAT()
5847       assert(Op.isImm() && Op.getImmTy() == AMDGPUOperand::ImmTyFORMAT);  in parseFORMAT()
5869     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in cvtDSOffset01()
5881   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOffset0);  in cvtDSOffset01()
5882   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOffset1);  in cvtDSOffset01()
5883   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyGDS);  in cvtDSOffset01()
5893     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in cvtDSImpl()
5910   AMDGPUOperand::ImmTy OffsetType =  in cvtDSImpl()
5913      Inst.getOpcode() == AMDGPU::DS_SWIZZLE_B32_vi) ? AMDGPUOperand::ImmTySwizzle :  in cvtDSImpl()
5914                                                       AMDGPUOperand::ImmTyOffset;  in cvtDSImpl()
5919     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyGDS);  in cvtDSImpl()
5932     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in cvtExp()
5951     if (Op.isImm() && Op.getImmTy() == AMDGPUOperand::ImmTyExpTgt) {  in cvtExp()
5966   if (OptionalIdx.find(AMDGPUOperand::ImmTyExpCompr) != OptionalIdx.end()) {  in cvtExp()
5979   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyExpVM);  in cvtExp()
5980   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyExpCompr);  in cvtExp()
6075   Operands.push_back(AMDGPUOperand::CreateImm(this, Waitcnt, S));  in parseSWaitCntOps()
6080 AMDGPUOperand::isSWaitCnt() const {  in isSWaitCnt()
6178   Operands.push_back(AMDGPUOperand::CreateImm(this, ImmVal, Loc, AMDGPUOperand::ImmTyHwreg));  in parseHwreg()
6182 bool AMDGPUOperand::isHwreg() const {  in isHwreg()
6289   Operands.push_back(AMDGPUOperand::CreateImm(this, ImmVal, Loc, AMDGPUOperand::ImmTySendMsg));  in parseSendMsgOp()
6293 bool AMDGPUOperand::isSendMsg() const {  in isSendMsg()
6319   Operands.push_back(AMDGPUOperand::CreateImm(this, Slot, S,  in parseInterpSlot()
6320                                               AMDGPUOperand::ImmTyInterpSlot));  in parseInterpSlot()
6363   Operands.push_back(AMDGPUOperand::CreateImm(this, Attr, S,  in parseInterpAttr()
6364                                               AMDGPUOperand::ImmTyInterpAttr));  in parseInterpAttr()
6365   Operands.push_back(AMDGPUOperand::CreateImm(this, AttrChan, SChan,  in parseInterpAttr()
6366                                               AMDGPUOperand::ImmTyAttrChan));  in parseInterpAttr()
6391   Operands.push_back(AMDGPUOperand::CreateImm(this, Id, S,  in parseExpTgt()
6392                                               AMDGPUOperand::ImmTyExpTgt));  in parseExpTgt()
6495     Operands.push_back(AMDGPUOperand::CreateImm(this, IntVal, S));  in parseExpr()
6497     Operands.push_back(AMDGPUOperand::CreateExpr(this, Expr, S));  in parseExpr()
6566 AMDGPUAsmParser::getOperandLoc(std::function<bool(const AMDGPUOperand&)> Test,  in getOperandLoc()
6569     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in getOperandLoc()
6573   return ((AMDGPUOperand &)*Operands[0]).getStartLoc();  in getOperandLoc()
6577 AMDGPUAsmParser::getImmLoc(AMDGPUOperand::ImmTy Type,  in getImmLoc()
6579   auto Test = [=](const AMDGPUOperand& Op) { return Op.isImmTy(Type); };  in getImmLoc()
6586   auto Test = [=](const AMDGPUOperand& Op) {  in getRegLoc()
6594   auto Test = [](const AMDGPUOperand& Op) {  in getLitLoc()
6602   auto Test = [](const AMDGPUOperand& Op) {  in getConstLoc()
6855     Operands.push_back(AMDGPUOperand::CreateImm(this, Imm, S, AMDGPUOperand::ImmTySwizzle));  in parseSwizzleOp()
6866 AMDGPUOperand::isSwizzle() const {  in isSwizzle()
6940       AMDGPUOperand::CreateImm(this, Imm, S, AMDGPUOperand::ImmTyGprIdxMode));  in parseGPRIdxMode()
6944 bool AMDGPUOperand::isGPRIdxMode() const {  in isGPRIdxMode()
6964   AMDGPUOperand &Opr = ((AMDGPUOperand &)*Operands[Operands.size() - 1]);  in parseSOppBrTarget()
6992 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultCPol() const {  in defaultCPol()
6993   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyCPol);  in defaultCPol()
7008       AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in cvtMubufImpl()
7026     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in cvtMubufImpl()
7040     if (Op.isImm() && Op.getImmTy() == AMDGPUOperand::ImmTyNone) {  in cvtMubufImpl()
7073   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOffset);  in cvtMubufImpl()
7074   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyCPol, 0);  in cvtMubufImpl()
7077     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyTFE);  in cvtMubufImpl()
7079   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySWZ);  in cvtMubufImpl()
7086     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in cvtMtbuf()
7095     if (Op.isImm() && Op.getImmTy() == AMDGPUOperand::ImmTyNone) {  in cvtMtbuf()
7112                         AMDGPUOperand::ImmTyOffset);  in cvtMtbuf()
7113   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyFORMAT);  in cvtMtbuf()
7114   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyCPol, 0);  in cvtMtbuf()
7115   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyTFE);  in cvtMtbuf()
7116   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySWZ);  in cvtMtbuf()
7128     ((AMDGPUOperand &)*Operands[I++]).addRegOperands(Inst, 1);  in cvtMIMG()
7134     ((AMDGPUOperand &)*Operands[I - 1]).addRegOperands(Inst, 1);  in cvtMIMG()
7140     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[I]);  in cvtMIMG()
7154   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyDMask);  in cvtMIMG()
7156     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyDim, -1);  in cvtMIMG()
7157   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyUNorm);  in cvtMIMG()
7158   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyCPol);  in cvtMIMG()
7159   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyR128A16);  in cvtMIMG()
7161     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyA16);  in cvtMIMG()
7163     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyTFE);  in cvtMIMG()
7164   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyLWE);  in cvtMIMG()
7166     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyDA);  in cvtMIMG()
7167   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyD16);  in cvtMIMG()
7179     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in cvtSMEMAtomic()
7196     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in cvtSMEMAtomic()
7207     if (Op.isImm() && Op.getImmTy() == AMDGPUOperand::ImmTyNone) {  in cvtSMEMAtomic()
7225     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOffset);  in cvtSMEMAtomic()
7226   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyCPol, 0);  in cvtSMEMAtomic()
7232     auto &Operand = (AMDGPUOperand &)*Operands[I];  in cvtIntersectRay()
7244 bool AMDGPUOperand::isSMRDOffset8() const {  in isSMRDOffset8()
7248 bool AMDGPUOperand::isSMEMOffset() const {  in isSMEMOffset()
7252 bool AMDGPUOperand::isSMRDLiteralOffset() const {  in isSMRDLiteralOffset()
7258 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultSMRDOffset8() const {  in defaultSMRDOffset8()
7259   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyOffset);  in defaultSMRDOffset8()
7262 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultSMEMOffset() const {  in defaultSMEMOffset()
7263   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyOffset);  in defaultSMEMOffset()
7266 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultSMRDLiteralOffset() const {  in defaultSMRDLiteralOffset()
7267   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyOffset);  in defaultSMRDLiteralOffset()
7270 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultFlatOffset() const {  in defaultFlatOffset()
7271   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyOffset);  in defaultFlatOffset()
7313   {"offen",   AMDGPUOperand::ImmTyOffen, true, nullptr},
7314   {"idxen",   AMDGPUOperand::ImmTyIdxen, true, nullptr},
7315   {"addr64",  AMDGPUOperand::ImmTyAddr64, true, nullptr},
7316   {"offset0", AMDGPUOperand::ImmTyOffset0, false, nullptr},
7317   {"offset1", AMDGPUOperand::ImmTyOffset1, false, nullptr},
7318   {"gds",     AMDGPUOperand::ImmTyGDS, true, nullptr},
7319   {"lds",     AMDGPUOperand::ImmTyLDS, true, nullptr},
7320   {"offset",  AMDGPUOperand::ImmTyOffset, false, nullptr},
7321   {"inst_offset", AMDGPUOperand::ImmTyInstOffset, false, nullptr},
7322   {"",        AMDGPUOperand::ImmTyCPol, false, nullptr},
7323   {"swz",     AMDGPUOperand::ImmTySWZ, true, nullptr},
7324   {"tfe",     AMDGPUOperand::ImmTyTFE, true, nullptr},
7325   {"d16",     AMDGPUOperand::ImmTyD16, true, nullptr},
7326   {"high",    AMDGPUOperand::ImmTyHigh, true, nullptr},
7327   {"clamp",   AMDGPUOperand::ImmTyClampSI, true, nullptr},
7328   {"omod",    AMDGPUOperand::ImmTyOModSI, false, ConvertOmodMul},
7329   {"unorm",   AMDGPUOperand::ImmTyUNorm, true, nullptr},
7330   {"da",      AMDGPUOperand::ImmTyDA,    true, nullptr},
7331   {"r128",    AMDGPUOperand::ImmTyR128A16,  true, nullptr},
7332   {"a16",     AMDGPUOperand::ImmTyA16,  true, nullptr},
7333   {"lwe",     AMDGPUOperand::ImmTyLWE,   true, nullptr},
7334   {"d16",     AMDGPUOperand::ImmTyD16,   true, nullptr},
7335   {"dmask",   AMDGPUOperand::ImmTyDMask, false, nullptr},
7336   {"dim",     AMDGPUOperand::ImmTyDim,   false, nullptr},
7337   {"row_mask",   AMDGPUOperand::ImmTyDppRowMask, false, nullptr},
7338   {"bank_mask",  AMDGPUOperand::ImmTyDppBankMask, false, nullptr},
7339   {"bound_ctrl", AMDGPUOperand::ImmTyDppBoundCtrl, false, ConvertBoundCtrl},
7340   {"fi",         AMDGPUOperand::ImmTyDppFi, false, nullptr},
7341   {"dst_sel",    AMDGPUOperand::ImmTySdwaDstSel, false, nullptr},
7342   {"src0_sel",   AMDGPUOperand::ImmTySdwaSrc0Sel, false, nullptr},
7343   {"src1_sel",   AMDGPUOperand::ImmTySdwaSrc1Sel, false, nullptr},
7344   {"dst_unused", AMDGPUOperand::ImmTySdwaDstUnused, false, nullptr},
7345   {"compr", AMDGPUOperand::ImmTyExpCompr, true, nullptr },
7346   {"vm", AMDGPUOperand::ImmTyExpVM, true, nullptr},
7347   {"op_sel", AMDGPUOperand::ImmTyOpSel, false, nullptr},
7348   {"op_sel_hi", AMDGPUOperand::ImmTyOpSelHi, false, nullptr},
7349   {"neg_lo", AMDGPUOperand::ImmTyNegLo, false, nullptr},
7350   {"neg_hi", AMDGPUOperand::ImmTyNegHi, false, nullptr},
7351   {"blgp", AMDGPUOperand::ImmTyBLGP, false, nullptr},
7352   {"cbsz", AMDGPUOperand::ImmTyCBSZ, false, nullptr},
7353   {"abid", AMDGPUOperand::ImmTyABID, false, nullptr}
7401     } else if (Op.Type == AMDGPUOperand::ImmTyOModSI) {  in parseOptionalOpr()
7403     } else if (Op.Type == AMDGPUOperand::ImmTySdwaDstSel ||  in parseOptionalOpr()
7404                Op.Type == AMDGPUOperand::ImmTySdwaSrc0Sel ||  in parseOptionalOpr()
7405                Op.Type == AMDGPUOperand::ImmTySdwaSrc1Sel) {  in parseOptionalOpr()
7407     } else if (Op.Type == AMDGPUOperand::ImmTySdwaDstUnused) {  in parseOptionalOpr()
7409     } else if (Op.Type == AMDGPUOperand::ImmTyOpSel ||  in parseOptionalOpr()
7410                Op.Type == AMDGPUOperand::ImmTyOpSelHi ||  in parseOptionalOpr()
7411                Op.Type == AMDGPUOperand::ImmTyNegLo ||  in parseOptionalOpr()
7412                Op.Type == AMDGPUOperand::ImmTyNegHi) {  in parseOptionalOpr()
7415     } else if (Op.Type == AMDGPUOperand::ImmTyDim) {  in parseOptionalOpr()
7417     } else if (Op.Type == AMDGPUOperand::ImmTyCPol) {  in parseOptionalOpr()
7433                               AMDGPUOperand::ImmTyOModSI, ConvertOmodMul);  in parseOModOperand()
7438                               AMDGPUOperand::ImmTyOModSI, ConvertOmodDiv);  in parseOModOperand()
7487     ((AMDGPUOperand &)*Operands[I++]).addRegOperands(Inst, 1);  in cvtVOP3Interp()
7491     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[I]);  in cvtVOP3Interp()
7506     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyHigh);  in cvtVOP3Interp()
7510     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyClampSI);  in cvtVOP3Interp()
7514     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOModSI);  in cvtVOP3Interp()
7525     ((AMDGPUOperand &)*Operands[I++]).addRegOperands(Inst, 1);  in cvtVOP3()
7531       AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[I]);  in cvtVOP3()
7545       AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[I]);  in cvtVOP3()
7555     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyClampSI);  in cvtVOP3()
7559     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOModSI);  in cvtVOP3()
7608     addOptionalImmOperand(Inst, Operands, OptIdx, AMDGPUOperand::ImmTyOpSel);  in cvtVOP3P()
7614     addOptionalImmOperand(Inst, Operands, OptIdx, AMDGPUOperand::ImmTyOpSelHi,  in cvtVOP3P()
7620     addOptionalImmOperand(Inst, Operands, OptIdx, AMDGPUOperand::ImmTyNegLo);  in cvtVOP3P()
7621     addOptionalImmOperand(Inst, Operands, OptIdx, AMDGPUOperand::ImmTyNegHi);  in cvtVOP3P()
7683 bool AMDGPUOperand::isDPP8() const {  in isDPP8()
7687 bool AMDGPUOperand::isDPPCtrl() const {  in isDPPCtrl()
7715 bool AMDGPUOperand::isBLGP() const {  in isBLGP()
7719 bool AMDGPUOperand::isCBSZ() const {  in isCBSZ()
7723 bool AMDGPUOperand::isABID() const {  in isABID()
7727 bool AMDGPUOperand::isS16Imm() const {  in isS16Imm()
7731 bool AMDGPUOperand::isU16Imm() const {  in isU16Imm()
7784   Operands.push_back(AMDGPUOperand::CreateImm(this, Encoding, S,  in parseDim()
7785                                               AMDGPUOperand::ImmTyDim));  in parseDim()
7826   Operands.push_back(AMDGPUOperand::CreateImm(this, DPP8, S, AMDGPUOperand::ImmTyDPP8));  in parseDPP8()
7965     AMDGPUOperand::CreateImm(this, Val, S, AMDGPUOperand::ImmTyDppCtrl));  in parseDPPCtrl()
7969 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultRowMask() const {  in defaultRowMask()
7970   return AMDGPUOperand::CreateImm(this, 0xf, SMLoc(), AMDGPUOperand::ImmTyDppRowMask);  in defaultRowMask()
7973 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultEndpgmImmOperands() const {  in defaultEndpgmImmOperands()
7974   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyEndpgm);  in defaultEndpgmImmOperands()
7977 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultBankMask() const {  in defaultBankMask()
7978   return AMDGPUOperand::CreateImm(this, 0xf, SMLoc(), AMDGPUOperand::ImmTyDppBankMask);  in defaultBankMask()
7981 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultBoundCtrl() const {  in defaultBoundCtrl()
7982   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyDppBoundCtrl);  in defaultBoundCtrl()
7985 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultFI() const {  in defaultFI()
7986   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyDppFi);  in defaultFI()
7998     ((AMDGPUOperand &)*Operands[I++]).addRegOperands(Inst, 1);  in cvtDPP()
8010     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[I]);  in cvtDPP()
8052     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyDppRowMask, 0xf);  in cvtDPP()
8053     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyDppBankMask, 0xf);  in cvtDPP()
8054     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyDppBoundCtrl);  in cvtDPP()
8056       addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyDppFi);  in cvtDPP()
8067                               AMDGPUOperand::ImmTy Type) {  in parseSDWASel()
8096   Operands.push_back(AMDGPUOperand::CreateImm(this, Int, S, Type));  in parseSDWASel()
8126   Operands.push_back(AMDGPUOperand::CreateImm(this, Int, S, AMDGPUOperand::ImmTySdwaDstUnused));  in parseSDWADstUnused()
8163     ((AMDGPUOperand &)*Operands[I++]).addRegOperands(Inst, 1);  in cvtSDWA()
8167     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[I]);  in cvtSDWA()
8203       addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyClampSI, 0);  in cvtSDWA()
8205         addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOModSI, 0);  in cvtSDWA()
8207 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaDstSel, SdwaSel::DWORD);  in cvtSDWA()
8208 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaDstUnused, DstUnused::U…  in cvtSDWA()
8209 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaSrc0Sel, SdwaSel::DWORD…  in cvtSDWA()
8213       addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyClampSI, 0);  in cvtSDWA()
8215         addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOModSI, 0);  in cvtSDWA()
8217 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaDstSel, SdwaSel::DWORD);  in cvtSDWA()
8218 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaDstUnused, DstUnused::U…  in cvtSDWA()
8219 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaSrc0Sel, SdwaSel::DWORD…  in cvtSDWA()
8220 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaSrc1Sel, SdwaSel::DWORD…  in cvtSDWA()
8225         addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyClampSI, 0);  in cvtSDWA()
8226 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaSrc0Sel, SdwaSel::DWORD…  in cvtSDWA()
8227 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaSrc1Sel, SdwaSel::DWORD…  in cvtSDWA()
8250 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultBLGP() const {  in defaultBLGP()
8251   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyBLGP);  in defaultBLGP()
8254 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultCBSZ() const {  in defaultCBSZ()
8255   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyCBSZ);  in defaultCBSZ()
8258 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultABID() const {  in defaultABID()
8259   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyABID);  in defaultABID()
8282   AMDGPUOperand &Operand = (AMDGPUOperand&)Op;  in validateTargetOperandClass()
8348       AMDGPUOperand::CreateImm(this, Imm, S, AMDGPUOperand::ImmTyEndpgm));  in parseEndpgmOp()
8352 bool AMDGPUOperand::isEndpgm() const { return isImmTy(ImmTyEndpgm); }  in isEndpgm()