Lines Matching refs:BaseReg
176 unsigned BaseReg, int Offset);
1238 Register BaseReg = getLdStBaseOp(LoadMI).getReg(); in findMatchingStore() local
1267 BaseReg == getLdStBaseOp(MI).getReg() && getLdStOffsetOp(MI).isImm() && in findMatchingStore()
1282 if (!ModifiedRegUnits.available(BaseReg)) in findMatchingStore()
1533 Register BaseReg = getLdStBaseOp(FirstMI).getReg(); in findMatchingInsn() local
1602 if (BaseReg == MIBaseReg) { in findMatchingInsn()
1687 if (!ModifiedRegUnits.available(BaseReg)) in findMatchingInsn()
1753 if (!ModifiedRegUnits.available(BaseReg)) in findMatchingInsn()
1835 unsigned BaseReg, int Offset) { in isMatchingUpdateInsn() argument
1851 if (MI.getOperand(0).getReg() != BaseReg || in isMatchingUpdateInsn()
1852 MI.getOperand(1).getReg() != BaseReg) in isMatchingUpdateInsn()
1891 Register BaseReg = getLdStBaseOp(MemMI).getReg(); in findMatchingUpdateInsnForward() local
1910 if (DestReg == BaseReg || TRI->isSubRegister(BaseReg, DestReg)) in findMatchingUpdateInsnForward()
1924 const bool BaseRegSP = BaseReg == AArch64::SP; in findMatchingUpdateInsnForward()
1942 if (isMatchingUpdateInsn(*I, MI, BaseReg, UnscaledOffset)) in findMatchingUpdateInsnForward()
1952 if (!ModifiedRegUnits.available(BaseReg) || in findMatchingUpdateInsnForward()
1953 !UsedRegUnits.available(BaseReg) || in findMatchingUpdateInsnForward()
1968 Register BaseReg = getLdStBaseOp(MemMI).getReg(); in findMatchingUpdateInsnBackward() local
1981 if (DestReg == BaseReg || TRI->isSubRegister(BaseReg, DestReg)) in findMatchingUpdateInsnBackward()
1986 const bool BaseRegSP = BaseReg == AArch64::SP; in findMatchingUpdateInsnBackward()
2014 if (isMatchingUpdateInsn(*I, MI, BaseReg, Offset)) { in findMatchingUpdateInsnBackward()
2027 if (!ModifiedRegUnits.available(BaseReg) || in findMatchingUpdateInsnBackward()
2028 !UsedRegUnits.available(BaseReg)) in findMatchingUpdateInsnBackward()