40       (MI.getOperand(0).isImm() && MI.getOperand(0).getImm() == 15) &&  in getMCRDeprecationInfo()
41       (MI.getOperand(1).isImm() && MI.getOperand(1).getImm() == 0) &&  in getMCRDeprecationInfo()
44       (MI.getOperand(3).isImm() && MI.getOperand(3).getImm() == 7)) {  in getMCRDeprecationInfo()
45     if ((MI.getOperand(5).isImm() && MI.getOperand(5).getImm() == 4)) {  in getMCRDeprecationInfo()
46       if (MI.getOperand(4).isImm() && MI.getOperand(4).getImm() == 5) {  in getMCRDeprecationInfo()
53       if (MI.getOperand(4).isImm() && MI.getOperand(4).getImm() == 10) {  in getMCRDeprecationInfo()
60     if (MI.getOperand(4).isImm() && MI.getOperand(4).getImm() == 10 &&  in getMCRDeprecationInfo()
61         (MI.getOperand(5).isImm() && MI.getOperand(5).getImm() == 5)) {  in getMCRDeprecationInfo()
71   if (STI.getFeatureBits()[llvm::ARM::HasV8Ops] && MI.getOperand(1).isImm() &&  in getITDeprecationInfo()
72       MI.getOperand(1).getImm() != 8) {  in getITDeprecationInfo()
88     assert(MI.getOperand(OI).isReg() && "expected register");  in getARMStoreDeprecationInfo()
89     if (MI.getOperand(OI).getReg() == ARM::SP ||  in getARMStoreDeprecationInfo()
90         MI.getOperand(OI).getReg() == ARM::PC) {  in getARMStoreDeprecationInfo()
106     assert(MI.getOperand(OI).isReg() && "expected register");  in getARMLoadDeprecationInfo()
107     switch (MI.getOperand(OI).getReg()) {  in getARMLoadDeprecationInfo()
252     if (Inst.getOpcode() == ARM::Bcc && Inst.getOperand(1).getImm()==ARMCC::AL)  in isUnconditionalBranch()
259     if (Inst.getOpcode() == ARM::Bcc && Inst.getOperand(1).getImm()==ARMCC::AL)  in isConditionalBranch()
270     int64_t Imm = Inst.getOperand(0).getImm();  in evaluateBranch()
286     int64_t Imm = Inst.getOperand(0).getImm();  in evaluateBranch()