Lines Matching refs:D2
438 unsigned &D1, unsigned &D2, unsigned &D3) { in GetDSubRegs() argument
442 D2 = TRI->getSubReg(Reg, ARM::dsub_2); in GetDSubRegs()
447 D2 = TRI->getSubReg(Reg, ARM::dsub_6); in GetDSubRegs()
452 D2 = TRI->getSubReg(Reg, ARM::dsub_5); in GetDSubRegs()
457 D2 = TRI->getSubReg(Reg, ARM::dsub_4); in GetDSubRegs()
463 D2 = TRI->getSubReg(Reg, ARM::dsub_5); in GetDSubRegs()
500 unsigned D0, D1, D2, D3; in ExpandVLD() local
501 GetDSubRegs(DstReg, RegSpc, TRI, D0, D1, D2, D3); in ExpandVLD()
506 MIB.addReg(D2, RegState::Define | getDeadRegState(DstIsDead)); in ExpandVLD()
627 unsigned D0, D1, D2, D3; in ExpandVST() local
628 GetDSubRegs(SrcReg, RegSpc, TRI, D0, D1, D2, D3); in ExpandVST()
633 MIB.addReg(D2, getUndefRegState(SrcIsUndef)); in ExpandVST()
680 unsigned D0 = 0, D1 = 0, D2 = 0, D3 = 0; in ExpandLaneOp() local
686 GetDSubRegs(DstReg, RegSpc, TRI, D0, D1, D2, D3); in ExpandLaneOp()
691 MIB.addReg(D2, RegState::Define | getDeadRegState(DstIsDead)); in ExpandLaneOp()
709 GetDSubRegs(MO.getReg(), RegSpc, TRI, D0, D1, D2, D3); in ExpandLaneOp()
718 MIB.addReg(D2, SrcFlags); in ExpandLaneOp()
761 unsigned D0, D1, D2, D3; in ExpandVTBL() local
762 GetDSubRegs(SrcReg, SingleSpc, TRI, D0, D1, D2, D3); in ExpandVTBL()