78 class AMDGPUOperand : public MCParsedAsmOperand {  class
90   AMDGPUOperand(KindTy Kind_, const AMDGPUAsmParser *AsmParser_)  in AMDGPUOperand()  function in __anon2619dd210111::AMDGPUOperand
93   using Ptr = std::unique_ptr<AMDGPUOperand>;
129     friend raw_ostream &operator <<(raw_ostream &OS, AMDGPUOperand::Modifiers Mods);
723   static AMDGPUOperand::Ptr CreateImm(const AMDGPUAsmParser *AsmParser,  in CreateImm()
727     auto Op = llvm::make_unique<AMDGPUOperand>(Immediate, AsmParser);  in CreateImm()
737   static AMDGPUOperand::Ptr CreateToken(const AMDGPUAsmParser *AsmParser,  in CreateToken()
740     auto Res = llvm::make_unique<AMDGPUOperand>(Token, AsmParser);  in CreateToken()
748   static AMDGPUOperand::Ptr CreateReg(const AMDGPUAsmParser *AsmParser,  in CreateReg()
752     auto Op = llvm::make_unique<AMDGPUOperand>(Register, AsmParser);  in CreateReg()
761   static AMDGPUOperand::Ptr CreateExpr(const AMDGPUAsmParser *AsmParser,  in CreateExpr()
763     auto Op = llvm::make_unique<AMDGPUOperand>(Expression, AsmParser);  in CreateExpr()
771 raw_ostream &operator <<(raw_ostream &OS, AMDGPUOperand::Modifiers Mods) {  in operator <<()
901   using OptionalImmIndexMap = std::map<AMDGPUOperand::ImmTy, unsigned>;
1017   std::unique_ptr<AMDGPUOperand> parseRegister();
1037                      AMDGPUOperand::ImmTy ImmTy = AMDGPUOperand::ImmTyNone,
1043     AMDGPUOperand::ImmTy ImmTy = AMDGPUOperand::ImmTyNone,
1048                 AMDGPUOperand::ImmTy ImmTy = AMDGPUOperand::ImmTyNone);
1133   AMDGPUOperand::Ptr defaultGLC() const;
1134   AMDGPUOperand::Ptr defaultSLC() const;
1136   AMDGPUOperand::Ptr defaultSMRDOffset8() const;
1137   AMDGPUOperand::Ptr defaultSMRDOffset20() const;
1138   AMDGPUOperand::Ptr defaultSMRDLiteralOffset() const;
1139   AMDGPUOperand::Ptr defaultOffsetU12() const;
1140   AMDGPUOperand::Ptr defaultOffsetS13() const;
1157   AMDGPUOperand::Ptr defaultRowMask() const;
1158   AMDGPUOperand::Ptr defaultBankMask() const;
1159   AMDGPUOperand::Ptr defaultBoundCtrl() const;
1163                                     AMDGPUOperand::ImmTy Type);
1175   AMDGPUOperand::ImmTy Type;
1246 bool AMDGPUOperand::isInlinableImm(MVT type) const {  in isInlinableImm()
1296 bool AMDGPUOperand::isLiteralImm(MVT type) const {  in isLiteralImm()
1337 bool AMDGPUOperand::isRegClass(unsigned RCID) const {  in isRegClass()
1341 bool AMDGPUOperand::isSDWAOperand(MVT type) const {  in isSDWAOperand()
1350 bool AMDGPUOperand::isSDWAFP16Operand() const {  in isSDWAFP16Operand()
1354 bool AMDGPUOperand::isSDWAFP32Operand() const {  in isSDWAFP32Operand()
1358 bool AMDGPUOperand::isSDWAInt16Operand() const {  in isSDWAInt16Operand()
1362 bool AMDGPUOperand::isSDWAInt32Operand() const {  in isSDWAInt32Operand()
1366 uint64_t AMDGPUOperand::applyInputFPModifiers(uint64_t Val, unsigned Size) const  in applyInputFPModifiers()
1383 void AMDGPUOperand::addImmOperands(MCInst &Inst, unsigned N, bool ApplyModifiers) const {  in addImmOperands()
1395 void AMDGPUOperand::addLiteralImmOperand(MCInst &Inst, int64_t Val, bool ApplyModifiers) const {  in addLiteralImmOperand()
1535 void AMDGPUOperand::addKImmFPOperands(MCInst &Inst, unsigned N) const {  in addKImmFPOperands()
1551 void AMDGPUOperand::addRegOperands(MCInst &Inst, unsigned N) const {  in addRegOperands()
1854 std::unique_ptr<AMDGPUOperand> AMDGPUAsmParser::parseRegister() {  in parseRegister()
1869   return AMDGPUOperand::CreateReg(this, Reg, StartLoc, EndLoc, false);  in parseRegister()
1918     Operands.push_back(AMDGPUOperand::CreateImm(this, IntVal, S));  in parseImm()
1930         AMDGPUOperand::CreateImm(this, F.bitcastToAPInt().getZExtValue(), S,  in parseImm()
1931                                  AMDGPUOperand::ImmTyNone, true));  in parseImm()
2033   AMDGPUOperand::Modifiers Mods;  in parseRegOrImmWithFPInputMods()
2063     AMDGPUOperand &Op = static_cast<AMDGPUOperand &>(*Operands.back());  in parseRegOrImmWithFPInputMods()
2095   AMDGPUOperand::Modifiers Mods;  in parseRegOrImmWithIntInputMods()
2106     AMDGPUOperand &Op = static_cast<AMDGPUOperand &>(*Operands.back());  in parseRegOrImmWithIntInputMods()
2124   std::unique_ptr<AMDGPUOperand> Reg = parseRegister();  in parseVReg32OrOff()
2132     Operands.push_back(AMDGPUOperand::CreateImm(this, 0, Tok.getLoc(),  in parseVReg32OrOff()
2133                                                 AMDGPUOperand::ImmTyOff, false));  in parseVReg32OrOff()
2554         ((AMDGPUOperand &)*Operands[0]).getToken(), FBS);  in MatchAndEmitInstruction()
2556                  ((AMDGPUOperand &)*Operands[0]).getLocRange());  in MatchAndEmitInstruction()
2565       ErrorLoc = ((AMDGPUOperand &)*Operands[ErrorInfo]).getStartLoc();  in MatchAndEmitInstruction()
3268     Operands.push_back(AMDGPUOperand::CreateExpr(this, Expr, S));  in parseOperand()
3274     Operands.push_back(AMDGPUOperand::CreateToken(this, Tok.getString(), S));  in parseOperand()
3309   Operands.push_back(AMDGPUOperand::CreateToken(this, Name, NameLoc));  in ParseInstruction()
3380                                     AMDGPUOperand::ImmTy ImmTy,  in parseIntWithPrefix()
3393   Operands.push_back(AMDGPUOperand::CreateImm(this, Value, S, ImmTy));  in parseIntWithPrefix()
3400   AMDGPUOperand::ImmTy ImmTy,  in parseOperandArrayWithPrefix()
3443   Operands.push_back(AMDGPUOperand::CreateImm(this, Val, S, ImmTy));  in parseOperandArrayWithPrefix()
3449                                AMDGPUOperand::ImmTy ImmTy) {  in parseNamedBit()
3479   Operands.push_back(AMDGPUOperand::CreateImm(this, Bit, S, ImmTy));  in parseNamedBit()
3486   AMDGPUOperand::ImmTy ImmT,  in addOptionalImmOperand()
3491     ((AMDGPUOperand &)*Operands[Idx]).addImmOperands(Inst, 1);  in addOptionalImmOperand()
3564       AMDGPUOperand::CreateImm(this, Format, S, AMDGPUOperand::ImmTyFORMAT));  in parseDfmtNfmt()
3577     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in cvtDSOffset01()
3589   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOffset0);  in cvtDSOffset01()
3590   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOffset1);  in cvtDSOffset01()
3591   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyGDS);  in cvtDSOffset01()
3601     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in cvtDSImpl()
3618   AMDGPUOperand::ImmTy OffsetType =  in cvtDSImpl()
3620      Inst.getOpcode() == AMDGPU::DS_SWIZZLE_B32_vi) ? AMDGPUOperand::ImmTySwizzle :  in cvtDSImpl()
3621                                                       AMDGPUOperand::ImmTyOffset;  in cvtDSImpl()
3626     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyGDS);  in cvtDSImpl()
3639     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in cvtExp()
3658     if (Op.isImm() && Op.getImmTy() == AMDGPUOperand::ImmTyExpTgt) {  in cvtExp()
3673   if (OptionalIdx.find(AMDGPUOperand::ImmTyExpCompr) != OptionalIdx.end()) {  in cvtExp()
3686   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyExpVM);  in cvtExp()
3687   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyExpCompr);  in cvtExp()
3788   Operands.push_back(AMDGPUOperand::CreateImm(this, Waitcnt, S));  in parseSWaitCntOps()
3896   Operands.push_back(AMDGPUOperand::CreateImm(this, Imm16Val, S, AMDGPUOperand::ImmTyHwreg));  in parseHwreg()
3900 bool AMDGPUOperand::isSWaitCnt() const {  in isSWaitCnt()
3904 bool AMDGPUOperand::isHwreg() const {  in isHwreg()
4020   Operands.push_back(AMDGPUOperand::CreateImm(this, Slot, S,  in parseInterpSlot()
4021                                               AMDGPUOperand::ImmTyInterpSlot));  in parseInterpSlot()
4058   Operands.push_back(AMDGPUOperand::CreateImm(this, Attr, S,  in parseInterpAttr()
4059                                               AMDGPUOperand::ImmTyInterpAttr));  in parseInterpAttr()
4060   Operands.push_back(AMDGPUOperand::CreateImm(this, AttrChan, SChan,  in parseInterpAttr()
4061                                               AMDGPUOperand::ImmTyAttrChan));  in parseInterpAttr()
4139   Operands.push_back(AMDGPUOperand::CreateImm(this, Val, S,  in parseExpTgt()
4140                                               AMDGPUOperand::ImmTyExpTgt));  in parseExpTgt()
4219   Operands.push_back(AMDGPUOperand::CreateImm(this, Imm16Val, S, AMDGPUOperand::ImmTySendMsg));  in parseSendMsgOp()
4223 bool AMDGPUOperand::isSendMsg() const {  in isSendMsg()
4506     Operands.push_back(AMDGPUOperand::CreateImm(this, Imm, S, AMDGPUOperand::ImmTySwizzle));  in parseSwizzleOp()
4517 AMDGPUOperand::isSwizzle() const {  in isSwizzle()
4535       Operands.push_back(AMDGPUOperand::CreateImm(this, Imm, S));  in parseSOppBrTarget()
4540       Operands.push_back(AMDGPUOperand::CreateExpr(this,  in parseSOppBrTarget()
4552 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultGLC() const {  in defaultGLC()
4553   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyGLC);  in defaultGLC()
4556 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultSLC() const {  in defaultSLC()
4557   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTySLC);  in defaultSLC()
4571     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in cvtMubufImpl()
4580     if (Op.isImm() && Op.getImmTy() == AMDGPUOperand::ImmTyNone) {  in cvtMubufImpl()
4619   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOffset);  in cvtMubufImpl()
4621     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyGLC);  in cvtMubufImpl()
4623   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySLC);  in cvtMubufImpl()
4626     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyTFE);  in cvtMubufImpl()
4634     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[i]);  in cvtMtbuf()
4643     if (Op.isImm() && Op.getImmTy() == AMDGPUOperand::ImmTyNone) {  in cvtMtbuf()
4660                         AMDGPUOperand::ImmTyOffset);  in cvtMtbuf()
4661   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyFORMAT);  in cvtMtbuf()
4662   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyGLC);  in cvtMtbuf()
4663   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySLC);  in cvtMtbuf()
4664   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyTFE);  in cvtMtbuf()
4676     ((AMDGPUOperand &)*Operands[I++]).addRegOperands(Inst, 1);  in cvtMIMG()
4682     ((AMDGPUOperand &)*Operands[I - 1]).addRegOperands(Inst, 1);  in cvtMIMG()
4688     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[I]);  in cvtMIMG()
4700   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyDMask);  in cvtMIMG()
4701   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyUNorm);  in cvtMIMG()
4702   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyGLC);  in cvtMIMG()
4703   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySLC);  in cvtMIMG()
4704   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyR128A16);  in cvtMIMG()
4705   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyTFE);  in cvtMIMG()
4706   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyLWE);  in cvtMIMG()
4707   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyDA);  in cvtMIMG()
4708   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyD16);  in cvtMIMG()
4719 bool AMDGPUOperand::isSMRDOffset8() const {  in isSMRDOffset8()
4723 bool AMDGPUOperand::isSMRDOffset20() const {  in isSMRDOffset20()
4727 bool AMDGPUOperand::isSMRDLiteralOffset() const {  in isSMRDLiteralOffset()
4733 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultSMRDOffset8() const {  in defaultSMRDOffset8()
4734   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyOffset);  in defaultSMRDOffset8()
4737 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultSMRDOffset20() const {  in defaultSMRDOffset20()
4738   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyOffset);  in defaultSMRDOffset20()
4741 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultSMRDLiteralOffset() const {  in defaultSMRDLiteralOffset()
4742   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyOffset);  in defaultSMRDLiteralOffset()
4745 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultOffsetU12() const {  in defaultOffsetU12()
4746   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyOffset);  in defaultOffsetU12()
4749 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultOffsetS13() const {  in defaultOffsetS13()
4750   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyOffset);  in defaultOffsetS13()
4795   {"offen",   AMDGPUOperand::ImmTyOffen, true, nullptr},
4796   {"idxen",   AMDGPUOperand::ImmTyIdxen, true, nullptr},
4797   {"addr64",  AMDGPUOperand::ImmTyAddr64, true, nullptr},
4798   {"offset0", AMDGPUOperand::ImmTyOffset0, false, nullptr},
4799   {"offset1", AMDGPUOperand::ImmTyOffset1, false, nullptr},
4800   {"gds",     AMDGPUOperand::ImmTyGDS, true, nullptr},
4801   {"lds",     AMDGPUOperand::ImmTyLDS, true, nullptr},
4802   {"offset",  AMDGPUOperand::ImmTyOffset, false, nullptr},
4803   {"inst_offset", AMDGPUOperand::ImmTyInstOffset, false, nullptr},
4804   {"dfmt",    AMDGPUOperand::ImmTyFORMAT, false, nullptr},
4805   {"glc",     AMDGPUOperand::ImmTyGLC, true, nullptr},
4806   {"slc",     AMDGPUOperand::ImmTySLC, true, nullptr},
4807   {"tfe",     AMDGPUOperand::ImmTyTFE, true, nullptr},
4808   {"d16",     AMDGPUOperand::ImmTyD16, true, nullptr},
4809   {"high",    AMDGPUOperand::ImmTyHigh, true, nullptr},
4810   {"clamp",   AMDGPUOperand::ImmTyClampSI, true, nullptr},
4811   {"omod",    AMDGPUOperand::ImmTyOModSI, false, ConvertOmodMul},
4812   {"unorm",   AMDGPUOperand::ImmTyUNorm, true, nullptr},
4813   {"da",      AMDGPUOperand::ImmTyDA,    true, nullptr},
4814   {"r128",    AMDGPUOperand::ImmTyR128A16,  true, nullptr},
4815   {"a16",     AMDGPUOperand::ImmTyR128A16,  true, nullptr},
4816   {"lwe",     AMDGPUOperand::ImmTyLWE,   true, nullptr},
4817   {"d16",     AMDGPUOperand::ImmTyD16,   true, nullptr},
4818   {"dmask",   AMDGPUOperand::ImmTyDMask, false, nullptr},
4819   {"row_mask",   AMDGPUOperand::ImmTyDppRowMask, false, nullptr},
4820   {"bank_mask",  AMDGPUOperand::ImmTyDppBankMask, false, nullptr},
4821   {"bound_ctrl", AMDGPUOperand::ImmTyDppBoundCtrl, false, ConvertBoundCtrl},
4822   {"dst_sel",    AMDGPUOperand::ImmTySdwaDstSel, false, nullptr},
4823   {"src0_sel",   AMDGPUOperand::ImmTySdwaSrc0Sel, false, nullptr},
4824   {"src1_sel",   AMDGPUOperand::ImmTySdwaSrc1Sel, false, nullptr},
4825   {"dst_unused", AMDGPUOperand::ImmTySdwaDstUnused, false, nullptr},
4826   {"compr", AMDGPUOperand::ImmTyExpCompr, true, nullptr },
4827   {"vm", AMDGPUOperand::ImmTyExpVM, true, nullptr},
4828   {"op_sel", AMDGPUOperand::ImmTyOpSel, false, nullptr},
4829   {"op_sel_hi", AMDGPUOperand::ImmTyOpSelHi, false, nullptr},
4830   {"neg_lo", AMDGPUOperand::ImmTyNegLo, false, nullptr},
4831   {"neg_hi", AMDGPUOperand::ImmTyNegHi, false, nullptr}
4851   if (size == 1 || ((AMDGPUOperand &)*Operands[size - 1]).isRegKind()) {  in parseOptionalOperand()
4873     } else if (Op.Type == AMDGPUOperand::ImmTyOModSI) {  in parseOptionalOpr()
4875     } else if (Op.Type == AMDGPUOperand::ImmTySdwaDstSel ||  in parseOptionalOpr()
4876                Op.Type == AMDGPUOperand::ImmTySdwaSrc0Sel ||  in parseOptionalOpr()
4877                Op.Type == AMDGPUOperand::ImmTySdwaSrc1Sel) {  in parseOptionalOpr()
4879     } else if (Op.Type == AMDGPUOperand::ImmTySdwaDstUnused) {  in parseOptionalOpr()
4881     } else if (Op.Type == AMDGPUOperand::ImmTyOpSel ||  in parseOptionalOpr()
4882                Op.Type == AMDGPUOperand::ImmTyOpSelHi ||  in parseOptionalOpr()
4883                Op.Type == AMDGPUOperand::ImmTyNegLo ||  in parseOptionalOpr()
4884                Op.Type == AMDGPUOperand::ImmTyNegHi) {  in parseOptionalOpr()
4887     } else if (Op.Type == AMDGPUOperand::ImmTyFORMAT) {  in parseOptionalOpr()
4903                               AMDGPUOperand::ImmTyOModSI, ConvertOmodMul);  in parseOModOperand()
4908                               AMDGPUOperand::ImmTyOModSI, ConvertOmodDiv);  in parseOModOperand()
4957     ((AMDGPUOperand &)*Operands[I++]).addRegOperands(Inst, 1);  in cvtVOP3Interp()
4961     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[I]);  in cvtVOP3Interp()
4976     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyHigh);  in cvtVOP3Interp()
4980     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyClampSI);  in cvtVOP3Interp()
4984     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOModSI);  in cvtVOP3Interp()
4995     ((AMDGPUOperand &)*Operands[I++]).addRegOperands(Inst, 1);  in cvtVOP3()
5001       AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[I]);  in cvtVOP3()
5015       AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[I]);  in cvtVOP3()
5025     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyClampSI);  in cvtVOP3()
5029     addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOModSI);  in cvtVOP3()
5071   addOptionalImmOperand(Inst, Operands, OptIdx, AMDGPUOperand::ImmTyOpSel);  in cvtVOP3P()
5076     addOptionalImmOperand(Inst, Operands, OptIdx, AMDGPUOperand::ImmTyOpSelHi,  in cvtVOP3P()
5083     addOptionalImmOperand(Inst, Operands, OptIdx, AMDGPUOperand::ImmTyNegLo);  in cvtVOP3P()
5084     addOptionalImmOperand(Inst, Operands, OptIdx, AMDGPUOperand::ImmTyNegHi);  in cvtVOP3P()
5140 bool AMDGPUOperand::isDPPCtrl() const {  in isDPPCtrl()
5162 bool AMDGPUOperand::isGPRIdxMode() const {  in isGPRIdxMode()
5166 bool AMDGPUOperand::isS16Imm() const {  in isS16Imm()
5170 bool AMDGPUOperand::isU16Imm() const {  in isU16Imm()
5271   Operands.push_back(AMDGPUOperand::CreateImm(this, Int, S, AMDGPUOperand::ImmTyDppCtrl));  in parseDPPCtrl()
5275 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultRowMask() const {  in defaultRowMask()
5276   return AMDGPUOperand::CreateImm(this, 0xf, SMLoc(), AMDGPUOperand::ImmTyDppRowMask);  in defaultRowMask()
5279 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultBankMask() const {  in defaultBankMask()
5280   return AMDGPUOperand::CreateImm(this, 0xf, SMLoc(), AMDGPUOperand::ImmTyDppBankMask);  in defaultBankMask()
5283 AMDGPUOperand::Ptr AMDGPUAsmParser::defaultBoundCtrl() const {  in defaultBoundCtrl()
5284   return AMDGPUOperand::CreateImm(this, 0, SMLoc(), AMDGPUOperand::ImmTyDppBoundCtrl);  in defaultBoundCtrl()
5293     ((AMDGPUOperand &)*Operands[I++]).addRegOperands(Inst, 1);  in cvtDPP()
5304     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[I]);  in cvtDPP()
5322   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyDppRowMask, 0xf);  in cvtDPP()
5323   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyDppBankMask, 0xf);  in cvtDPP()
5324   addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyDppBoundCtrl);  in cvtDPP()
5333                               AMDGPUOperand::ImmTy Type) {  in parseSDWASel()
5361   Operands.push_back(AMDGPUOperand::CreateImm(this, Int, S, Type));  in parseSDWASel()
5390   Operands.push_back(AMDGPUOperand::CreateImm(this, Int, S, AMDGPUOperand::ImmTySdwaDstUnused));  in parseSDWADstUnused()
5420     ((AMDGPUOperand &)*Operands[I++]).addRegOperands(Inst, 1);  in cvtSDWA()
5424     AMDGPUOperand &Op = ((AMDGPUOperand &)*Operands[I]);  in cvtSDWA()
5456       addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyClampSI, 0);  in cvtSDWA()
5458         addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOModSI, 0);  in cvtSDWA()
5460 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaDstSel, SdwaSel::DWORD);  in cvtSDWA()
5461 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaDstUnused, DstUnused::U…  in cvtSDWA()
5462 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaSrc0Sel, SdwaSel::DWORD…  in cvtSDWA()
5466       addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyClampSI, 0);  in cvtSDWA()
5468         addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyOModSI, 0);  in cvtSDWA()
5470 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaDstSel, SdwaSel::DWORD);  in cvtSDWA()
5471 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaDstUnused, DstUnused::U…  in cvtSDWA()
5472 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaSrc0Sel, SdwaSel::DWORD…  in cvtSDWA()
5473 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaSrc1Sel, SdwaSel::DWORD…  in cvtSDWA()
5477       addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTyClampSI, 0);  in cvtSDWA()
5478 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaSrc0Sel, SdwaSel::DWORD…  in cvtSDWA()
5479 …addOptionalImmOperand(Inst, Operands, OptionalIdx, AMDGPUOperand::ImmTySdwaSrc1Sel, SdwaSel::DWORD…  in cvtSDWA()
5517   AMDGPUOperand &Operand = (AMDGPUOperand&)Op;  in validateTargetOperandClass()