388 		IGC_WRITE_REG(hw, IGC_EIMC, 1u << IGC_MSIX_OTHER_INTR_VEC);  in igc_intr_other_disable()
391 	IGC_WRITE_REG(hw, IGC_IMC, ~0);  in igc_intr_other_disable()
408 		IGC_WRITE_REG(hw, IGC_EIMS, 1u << IGC_MSIX_OTHER_INTR_VEC);  in igc_intr_other_enable()
411 	IGC_WRITE_REG(hw, IGC_IMS, intr->mask);  in igc_intr_other_enable()
492 				IGC_WRITE_REG(hw, IGC_TIPG, tipg);  in eth_igc_link_update()
601 	IGC_WRITE_REG(hw, IGC_TCTL, tctl);  in eth_igc_rxtx_control()
602 	IGC_WRITE_REG(hw, IGC_RCTL, rctl);  in eth_igc_rxtx_control()
626 	IGC_WRITE_REG(hw, IGC_EIMC, 0x1f);  in eth_igc_stop()
630 	IGC_WRITE_REG(hw, IGC_EICR, 0x1f);  in eth_igc_stop()
642 	IGC_WRITE_REG(hw, IGC_WUC, 0);  in eth_igc_stop()
752 	IGC_WRITE_REG(hw, IGC_GPIE, IGC_GPIE_MSIX_MODE |  in igc_configure_msix_intr()
820 	IGC_WRITE_REG(hw, IGC_EIMS, mask);  in igc_rxq_interrupt_setup()
844 	IGC_WRITE_REG(hw, IGC_CTRL_EXT, ctrl_ext | IGC_CTRL_EXT_DRV_LOAD);  in igc_hw_control_acquire()
859 	IGC_WRITE_REG(hw, IGC_CTRL_EXT,  in igc_hw_control_release()
876 	IGC_WRITE_REG(hw, IGC_WUC, 0);  in igc_hardware_init()
920 	IGC_WRITE_REG(hw, IGC_EIMC, 0x1f);  in eth_igc_start()
924 	IGC_WRITE_REG(hw, IGC_EICR, 0x1f);  in eth_igc_start()
1082 		IGC_WRITE_REG(hw, IGC_CTRL, reg_val);  in eth_igc_start()
1399 	IGC_WRITE_REG(hw, IGC_RCTL, rctl);  in eth_igc_promiscuous_enable()
1415 	IGC_WRITE_REG(hw, IGC_RCTL, rctl);  in eth_igc_promiscuous_disable()
1427 	IGC_WRITE_REG(hw, IGC_RCTL, rctl);  in eth_igc_allmulticast_enable()
1442 	IGC_WRITE_REG(hw, IGC_RCTL, rctl);  in eth_igc_allmulticast_disable()
1612 	IGC_WRITE_REG(hw, IGC_RCTL, rctl);  in eth_igc_mtu_set()
1617 	IGC_WRITE_REG(hw, IGC_RLPML,  in eth_igc_mtu_set()
1784 		IGC_WRITE_REG(hw, IGC_PQGPRC(i), 0);  in igc_reset_queue_stats_register()
1785 		IGC_WRITE_REG(hw, IGC_PQGPTC(i), 0);  in igc_reset_queue_stats_register()
1786 		IGC_WRITE_REG(hw, IGC_PQGORC(i), 0);  in igc_reset_queue_stats_register()
1787 		IGC_WRITE_REG(hw, IGC_PQGOTC(i), 0);  in igc_reset_queue_stats_register()
1788 		IGC_WRITE_REG(hw, IGC_PQMPRC(i), 0);  in igc_reset_queue_stats_register()
1789 		IGC_WRITE_REG(hw, IGC_RQDPC(i), 0);  in igc_reset_queue_stats_register()
1790 		IGC_WRITE_REG(hw, IGC_TQDPC(i), 0);  in igc_reset_queue_stats_register()
2111 	IGC_WRITE_REG(hw, IGC_EIMC, mask);  in eth_igc_rx_queue_intr_disable()
2130 	IGC_WRITE_REG(hw, IGC_EIMS, mask);  in eth_igc_rx_queue_intr_enable()
2243 		IGC_WRITE_REG(hw, IGC_RCTL, rctl);  in eth_igc_flow_ctrl_set()
2462 	IGC_WRITE_REG(hw, IGC_RCTL, reg_val);  in igc_vlan_hw_filter_enable()
2510 	IGC_WRITE_REG(hw, IGC_RLPML,  in igc_vlan_hw_extend_disable()
2514 	IGC_WRITE_REG(hw, IGC_CTRL_EXT, ctrl_ext & ~IGC_CTRL_EXT_EXT_VLAN);  in igc_vlan_hw_extend_disable()
2543 	IGC_WRITE_REG(hw, IGC_RLPML,  in igc_vlan_hw_extend_enable()
2547 	IGC_WRITE_REG(hw, IGC_CTRL_EXT, ctrl_ext | IGC_CTRL_EXT_EXT_VLAN);  in igc_vlan_hw_extend_enable()
2594 		IGC_WRITE_REG(hw, IGC_VET, reg_val);  in eth_igc_vlan_tpid_set()