Lines Matching refs:sreg
85 uint16_t sreg; member
1136 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1142 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1148 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1154 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1160 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1166 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1172 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1178 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1184 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1190 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1196 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1203 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1209 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1215 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1221 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1227 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1233 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1239 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1245 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1251 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1257 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1263 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1269 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1276 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1282 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1288 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1294 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1300 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1306 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1312 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1318 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1324 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1330 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1336 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1342 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1348 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1355 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1363 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1369 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1375 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1381 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1387 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1393 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1399 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1405 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1411 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1417 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1423 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1429 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1435 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1442 .mask = {. dreg = WRT_REGS, .sreg = ALL_REGS},
1448 .mask = {. dreg = WRT_REGS, .sreg = ALL_REGS},
1454 .mask = {. dreg = WRT_REGS, .sreg = ALL_REGS},
1460 .mask = {. dreg = WRT_REGS, .sreg = ALL_REGS},
1467 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1474 .mask = {. dreg = ZERO_REG, .sreg = ZERO_REG},
1480 .mask = {. dreg = ZERO_REG, .sreg = ZERO_REG},
1486 .mask = {. dreg = ZERO_REG, .sreg = ZERO_REG},
1493 .mask = {. dreg = ZERO_REG, .sreg = IND_SRC_REGS},
1499 .mask = {. dreg = ZERO_REG, .sreg = IND_SRC_REGS},
1505 .mask = {. dreg = ZERO_REG, .sreg = IND_SRC_REGS},
1512 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1518 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1524 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1530 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1537 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1543 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1550 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1556 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1562 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1568 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1575 .mask = { .dreg = ZERO_REG, .sreg = ZERO_REG},
1581 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1587 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1593 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1599 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1605 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1611 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1617 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1623 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1629 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1635 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1641 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1648 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1654 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1660 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1666 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1672 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1678 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1684 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1690 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1695 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1701 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1707 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1714 .mask = { .dreg = ZERO_REG, .sreg = ZERO_REG},
1721 .mask = { .dreg = ZERO_REG, .sreg = ZERO_REG},
1748 if ((ins_chk[op].mask.sreg & 1 << ins->src_reg) == 0) in check_syntax()