Lines Matching refs:mask
19 uint64_t mask; member
86 } mask; member
129 eval_umax_bound(struct bpf_reg_val *rv, uint64_t mask) in eval_umax_bound() argument
131 rv->u.max = mask; in eval_umax_bound()
136 eval_smax_bound(struct bpf_reg_val *rv, uint64_t mask) in eval_smax_bound() argument
138 rv->s.max = mask >> 1; in eval_smax_bound()
143 eval_max_bound(struct bpf_reg_val *rv, uint64_t mask) in eval_max_bound() argument
145 eval_umax_bound(rv, mask); in eval_max_bound()
146 eval_smax_bound(rv, mask); in eval_max_bound()
150 eval_fill_max_bound(struct bpf_reg_val *rv, uint64_t mask) in eval_fill_max_bound() argument
152 eval_max_bound(rv, mask); in eval_fill_max_bound()
154 rv->mask = mask; in eval_fill_max_bound()
158 eval_fill_imm64(struct bpf_reg_val *rv, uint64_t mask, uint64_t val) in eval_fill_imm64() argument
160 rv->mask = mask; in eval_fill_imm64()
168 eval_fill_imm(struct bpf_reg_val *rv, uint64_t mask, int32_t imm) in eval_fill_imm() argument
172 v = (uint64_t)imm & mask; in eval_fill_imm()
175 eval_fill_imm64(rv, mask, v); in eval_fill_imm()
206 eval_apply_mask(struct bpf_reg_val *rv, uint64_t mask) in eval_apply_mask() argument
210 rt.u.min = rv->u.min & mask; in eval_apply_mask()
211 rt.u.max = rv->u.max & mask; in eval_apply_mask()
213 rv->u.max = RTE_MAX(rt.u.max, mask); in eval_apply_mask()
217 eval_smax_bound(&rt, mask); in eval_apply_mask()
221 rv->mask = mask; in eval_apply_mask()
742 eval_fill_imm(&rv, rm->mask, off); in eval_ptr()
743 eval_add(rm, &rv, rm->mask); in eval_ptr()
748 if (rm->mask != UINT64_MAX) in eval_ptr()
779 eval_max_load(struct bpf_reg_val *rv, uint64_t mask) in eval_max_load() argument
781 eval_umax_bound(rv, mask); in eval_max_load()
784 if (mask == UINT64_MAX) in eval_max_load()
785 eval_smax_bound(rv, mask); in eval_max_load()
816 if (sv->v.type == RTE_BPF_ARG_UNDEF || sv->mask < msk) in eval_load()
1136 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1142 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1148 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1154 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1160 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1166 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1172 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1178 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1184 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1190 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1196 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1203 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1209 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1215 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1221 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1227 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1233 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1239 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1245 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1251 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1257 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1263 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1269 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1276 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1282 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1288 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1294 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1300 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1306 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1312 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1318 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1324 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1330 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1336 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1342 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1348 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1355 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1363 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1369 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1375 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1381 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1387 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1393 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1399 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1405 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1411 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1417 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1423 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1429 .mask = { .dreg = WRT_REGS, .sreg = ALL_REGS},
1435 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1442 .mask = {. dreg = WRT_REGS, .sreg = ALL_REGS},
1448 .mask = {. dreg = WRT_REGS, .sreg = ALL_REGS},
1454 .mask = {. dreg = WRT_REGS, .sreg = ALL_REGS},
1460 .mask = {. dreg = WRT_REGS, .sreg = ALL_REGS},
1467 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1474 .mask = {. dreg = ZERO_REG, .sreg = ZERO_REG},
1480 .mask = {. dreg = ZERO_REG, .sreg = ZERO_REG},
1486 .mask = {. dreg = ZERO_REG, .sreg = ZERO_REG},
1493 .mask = {. dreg = ZERO_REG, .sreg = IND_SRC_REGS},
1499 .mask = {. dreg = ZERO_REG, .sreg = IND_SRC_REGS},
1505 .mask = {. dreg = ZERO_REG, .sreg = IND_SRC_REGS},
1512 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1518 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1524 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1530 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1537 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1543 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1550 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1556 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1562 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1568 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1575 .mask = { .dreg = ZERO_REG, .sreg = ZERO_REG},
1581 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1587 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1593 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1599 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1605 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1611 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1617 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1623 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1629 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1635 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1641 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1648 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1654 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1660 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1666 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1672 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1678 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1684 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1690 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1695 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1701 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1707 .mask = { .dreg = ALL_REGS, .sreg = ALL_REGS},
1714 .mask = { .dreg = ZERO_REG, .sreg = ZERO_REG},
1721 .mask = { .dreg = ZERO_REG, .sreg = ZERO_REG},
1742 if (ins_chk[op].mask.dreg == 0) in check_syntax()
1745 if ((ins_chk[op].mask.dreg & 1 << ins->dst_reg) == 0) in check_syntax()
1748 if ((ins_chk[op].mask.sreg & 1 << ins->src_reg) == 0) in check_syntax()
2200 rv->mask, in log_eval_state()
2229 .mask = UINT64_MAX, in evaluate()
2235 bvf->evst->rv[EBPF_REG_1].mask = UINT64_MAX; in evaluate()