Lines Matching refs:ZERO_REG
101 #define ZERO_REG RTE_LEN2MASK(EBPF_REG_1, uint16_t) macro
1136 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1142 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1148 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1154 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1160 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1166 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1172 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1178 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1184 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1190 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1196 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1203 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1209 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1215 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1221 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1227 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1233 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1239 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1245 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1251 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1257 .mask = {.dreg = WRT_REGS, .sreg = ZERO_REG},
1263 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1269 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1342 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1348 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1355 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1435 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1467 .mask = { .dreg = WRT_REGS, .sreg = ZERO_REG},
1474 .mask = {. dreg = ZERO_REG, .sreg = ZERO_REG},
1480 .mask = {. dreg = ZERO_REG, .sreg = ZERO_REG},
1486 .mask = {. dreg = ZERO_REG, .sreg = ZERO_REG},
1493 .mask = {. dreg = ZERO_REG, .sreg = IND_SRC_REGS},
1499 .mask = {. dreg = ZERO_REG, .sreg = IND_SRC_REGS},
1505 .mask = {. dreg = ZERO_REG, .sreg = IND_SRC_REGS},
1550 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1556 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1562 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1568 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1575 .mask = { .dreg = ZERO_REG, .sreg = ZERO_REG},
1581 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1587 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1593 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1599 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1605 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1611 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1617 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1623 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1629 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1635 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1641 .mask = { .dreg = ALL_REGS, .sreg = ZERO_REG},
1714 .mask = { .dreg = ZERO_REG, .sreg = ZERO_REG},
1721 .mask = { .dreg = ZERO_REG, .sreg = ZERO_REG},