384 		IGC_WRITE_REG(hw, IGC_EIMC, 1u << IGC_MSIX_OTHER_INTR_VEC);  in igc_intr_other_disable()
387 	IGC_WRITE_REG(hw, IGC_IMC, ~0);  in igc_intr_other_disable()
404 		IGC_WRITE_REG(hw, IGC_EIMS, 1u << IGC_MSIX_OTHER_INTR_VEC);  in igc_intr_other_enable()
407 	IGC_WRITE_REG(hw, IGC_IMS, intr->mask);  in igc_intr_other_enable()
488 				IGC_WRITE_REG(hw, IGC_TIPG, tipg);  in eth_igc_link_update()
597 	IGC_WRITE_REG(hw, IGC_TCTL, tctl);  in eth_igc_rxtx_control()
598 	IGC_WRITE_REG(hw, IGC_RCTL, rctl);  in eth_igc_rxtx_control()
622 	IGC_WRITE_REG(hw, IGC_EIMC, 0x1f);  in eth_igc_stop()
626 	IGC_WRITE_REG(hw, IGC_EICR, 0x1f);  in eth_igc_stop()
638 	IGC_WRITE_REG(hw, IGC_WUC, 0);  in eth_igc_stop()
745 	IGC_WRITE_REG(hw, IGC_GPIE, IGC_GPIE_MSIX_MODE |  in igc_configure_msix_intr()
822 	IGC_WRITE_REG(hw, IGC_EIMS, mask);  in igc_rxq_interrupt_setup()
846 	IGC_WRITE_REG(hw, IGC_CTRL_EXT, ctrl_ext | IGC_CTRL_EXT_DRV_LOAD);  in igc_hw_control_acquire()
861 	IGC_WRITE_REG(hw, IGC_CTRL_EXT,  in igc_hw_control_release()
878 	IGC_WRITE_REG(hw, IGC_WUC, 0);  in igc_hardware_init()
922 	IGC_WRITE_REG(hw, IGC_EIMC, 0x1f);  in eth_igc_start()
926 	IGC_WRITE_REG(hw, IGC_EICR, 0x1f);  in eth_igc_start()
1077 		IGC_WRITE_REG(hw, IGC_CTRL, reg_val);  in eth_igc_start()
1393 	IGC_WRITE_REG(hw, IGC_RCTL, rctl);  in eth_igc_promiscuous_enable()
1409 	IGC_WRITE_REG(hw, IGC_RCTL, rctl);  in eth_igc_promiscuous_disable()
1421 	IGC_WRITE_REG(hw, IGC_RCTL, rctl);  in eth_igc_allmulticast_enable()
1436 	IGC_WRITE_REG(hw, IGC_RCTL, rctl);  in eth_igc_allmulticast_disable()
1599 	IGC_WRITE_REG(hw, IGC_RCTL, rctl);  in eth_igc_mtu_set()
1601 	IGC_WRITE_REG(hw, IGC_RLPML, frame_size);  in eth_igc_mtu_set()
1767 		IGC_WRITE_REG(hw, IGC_PQGPRC(i), 0);  in igc_reset_queue_stats_register()
1768 		IGC_WRITE_REG(hw, IGC_PQGPTC(i), 0);  in igc_reset_queue_stats_register()
1769 		IGC_WRITE_REG(hw, IGC_PQGORC(i), 0);  in igc_reset_queue_stats_register()
1770 		IGC_WRITE_REG(hw, IGC_PQGOTC(i), 0);  in igc_reset_queue_stats_register()
1771 		IGC_WRITE_REG(hw, IGC_PQMPRC(i), 0);  in igc_reset_queue_stats_register()
1772 		IGC_WRITE_REG(hw, IGC_RQDPC(i), 0);  in igc_reset_queue_stats_register()
1773 		IGC_WRITE_REG(hw, IGC_TQDPC(i), 0);  in igc_reset_queue_stats_register()
2093 	IGC_WRITE_REG(hw, IGC_EIMC, mask);  in eth_igc_rx_queue_intr_disable()
2112 	IGC_WRITE_REG(hw, IGC_EIMS, mask);  in eth_igc_rx_queue_intr_enable()
2225 		IGC_WRITE_REG(hw, IGC_RCTL, rctl);  in eth_igc_flow_ctrl_set()
2444 	IGC_WRITE_REG(hw, IGC_RCTL, reg_val);  in igc_vlan_hw_filter_enable()
2486 	IGC_WRITE_REG(hw, IGC_RLPML, frame_size - VLAN_TAG_SIZE);  in igc_vlan_hw_extend_disable()
2488 	IGC_WRITE_REG(hw, IGC_CTRL_EXT, ctrl_ext & ~IGC_CTRL_EXT_EXT_VLAN);  in igc_vlan_hw_extend_disable()
2511 	IGC_WRITE_REG(hw, IGC_RLPML, frame_size);  in igc_vlan_hw_extend_enable()
2513 	IGC_WRITE_REG(hw, IGC_CTRL_EXT, ctrl_ext | IGC_CTRL_EXT_EXT_VLAN);  in igc_vlan_hw_extend_enable()
2560 		IGC_WRITE_REG(hw, IGC_VET, reg_val);  in eth_igc_vlan_tpid_set()